| 主权项 |
1.一种用于一电子装置测试器之通路卡,该通路卡包含:一时钟接收器,其适用来接收一来自一待测装置的来源同步之时钟信号;一资料接收器,相应于时钟电路,该资料接收器适用来接收来自该待测装置的至少一个差动资料信号;一触发接收器,相应于时钟电路,该触发接收器适用来接收来自该待测装置的一触发信号;一控制电路,连接到该触发接收器,该控制电路基于该所接收到的触发信号,适用来产生一开始对准的攫取信号;以及一资料攫取电路,相应于该资料接收器以及该控制电路,该资料攫取电路基于该攫取信号,适用来开始攫取来自该资料接收器的资料。2.如申请专利范围第1项之通路卡,其中,该资料攫取电路包含:至少一个串列转至并列转换器,相应于该资料接受器;以及一记忆体电路,相应于该至少一个串列转至并列转换器,其中该串列转至并列转换器基于该攫取信号,开始提供并列资料给予该记忆体电路。3.如申请专利范围第1项之通路卡,其中,该资料攫取电路包含一比较该所攫取到的资料与所期望的数値之比较电路。4.如申请专利范围第1项之通路卡,其中,该时钟接收器包含有所选择地对准该时钟信号的上升边缘以及下降边缘之第一个以及第二个微调。5.如申请专利范围第1项之通路卡,其中,该资料接收器包含在一时钟脉冲的上升边缘以及下降边缘二者上接收资料之一资料接收器。6.如申请专利范围第1项之通路卡,其中的资料接收器包含:一差动接收器,适用来接收来自该待测装置的一差动资料信号;一扇出电路,相应于该差动接收器;以及第一个以及第二个正反器,相应于该扇出电路以及该时钟接收器,其中该第一个正反器在该时钟信号的上升边缘上攫取资料,而该第二个正反器则在该时钟信号的下降边缘上攫取资料。7.如申请专利范围第1项之通路卡,其中,该触发接收器包含一选择复数个触发模式其中一者的逻辑电路。8.如申请专利范围第1项之通路卡,其中,该触发接收器包含于上升边缘、下降边缘、或者下一个边缘之间选择一者用以充当一触发信号的一逻辑电路。9.一种用来测试一具有差动信号输出的电子装置之方法,该方法包含:接收一来自一待测装置的差动时钟对;接收一来自该待测装置至少一个差动信号输出之差动资料信号;接收一来自该待测装置的差动触发信号;基于该差动时钟对,闩锁住该触发信号;当接收到该触发信号时,便会基于该触发信号以及该差动时钟对,而开始差动资料之攫取。10.如申请专利范围第9项之方法,其中,接收一触发信号包含接收一控制或者一框信号其中之一。11.如申请专利范围第9项之方法,其中,接收一差动资料信号包含接收一双倍资料速率(DDR)的差动资料信号。12.如申请专利范围第9项之方法,其中,开始该差动资料之攫取包含开始至少一个串列转至并列转换器之操作,以便将该资料储存于一记忆体中。13.如申请专利范围第9项之方法,其中,开始该差动资料之攫取包含使用该差动时钟对与该触发信号来闩锁住该资料以及比较该所闩锁住的资料与所期望的数値。14.如申请专利范围第9项之方法,进一步地包含基于该至少一个触发信号,产生至少一个控制信号。15.一种用于电子装置的测试器,该测试器包含:一具有一容器的装置介面板,适用来接收一待测装置;一电脑,可程式规划来提供测试资料给予该待测装置,并且处理从该待测装置所接收到的信号;一测试头,连接于该装置介面板以及该电脑之间,该测试头包含至少一个通路卡;以及该至少一个通路卡包含:一时钟接收器,其适用来接收一来自一待测装置的来源同步之时钟信号;一资料接收器,相应于时钟电路,该资料接收器适用来接收来自该待测装置的至少一个差动资料信号;一触发接收器,相应于时钟电路,该触发接收器适用来接收来自该待测装置的一触发信号;一控制电路,连接到该触发接收器,该控制电路基于该所接收到的触发信号,适用来产生一攫取信号;以及一资料攫取电路,相应于该资料接收器以及该控制电路,该资料攫取电路基于该攫取资料,该资料攫取电路适用来开始攫取来自该资料收集器的资料。16.如申请专利范围第15项之测试器,其中,该资料攫取电路包含:至少一个串列转至并列转换器,相应于该资料接受器;以及一记忆体电路,相应于该至少一个串列转至并列转换器,其中该串列转至并列转换器基于该攫取信号,开始提供并列资料给予该记忆体电路。17.如申请专利范围第15项之测试器,其中,该资料攫取电路包含一比较所攫取到的资料与所期望的数値之比较电路。18.如申请专利范围第15项之测试器,其中,该时钟接收器包含有所选择地对准该时钟信号的上升边缘以及下降边缘之第一个以及第二个微调。19.如申请专利范围第15项之测试器,其中,该资料接收器包含在一时钟脉冲的一上升边缘以及一下降边缘二者上接收资料之一资料接收器。20.如申请专利范围第15项之测试器,其中,该资料接收器包含:一差动接收器,适用来接收一来自该待测装置的差动资料信号;一扇出电路,相应于该差动接收器;以及第一个以及第二个正反器,相应于该扇出电路以及该时钟接收器,其中该第一个正反器在该时钟信号的一上升边缘上攫取资料,而该第二个正反器则在该时钟信号的一下降边缘上攫取资料。21.如申请专利范围第15项之测试器,其中,该触发接收器包含一选择复数个触发模式其中一者的逻辑电路。22.如申请专利范围第15项之测试器,其中,该触发接收器包含于上升边缘、下降边缘、或者下一个边缘之间选择一者用以充当一触发信号的一逻辑电路。23.一种用于一电子装置测试器之接收器电路,该接收器电路包含:一时钟接收器,其适用来接收一来自一待测装置的来源同步之时钟信号;一资料接收器,相应于时钟电路,该资料接收器适用来接收来自该待测装置的至少一个差动资料信号;一触发接收器,相应于时钟电路,该触发接收器适用来接收来自该待测装置的一触发信号;以及一控制电路,连接到该触发接收器,该控制电路基于该所接收到的触发信号,适用来产生一攫取信号,藉以开始攫取在该资料接收器上所接收到之资料,以便与所期望的数値相比较。图式简单说明:图1为根据本发明教导的测试系统其中一个实施例之方块图。图2为根据本发明教导具有使用来源同步以及差动信号的电子电路测试系统接收器之通路机卡其中一个实施例之方块图。图3A-3F为阐述根据本发明一个实施例的接收器信号时序之图示。图4为根据本发明教导具有使用来源同步以及差动信号的电子电路测试系统接收器另一个实施例之方块图。图5A与5B、5A1.5A2.5B1以及5B2为根据本发明教导具有使用来源同步以及差动信号的电子电路测试系统接收器其中一个实施例之示意图。 |
