| 主权项 |
1.一种画像检出处理装置,包括第一画素电路与对 应于第一画素电路的第二画素电路; 该第一画素电路更包含变换输入光信号为电气信 号的光传感器,及对该光传感器的输出施以第一类 比处理而输出类比画像情报的第一处理电路; 该第二画素电路更包含从该第一画素电路的该第 一处理电路输入类比画像情报并予记忆的第二类 比记忆,及从该第二类比记忆体读取画像情报施行 第二类比处理而输出类比画像情报的第二处理电 路; 该第一及第二画素电路各配置成矩阵状而各形成 第一与第二晶片,该第一与第二处理电路各从位于 该第一与第二晶片近旁的该第一及第二处理电路 接受类比信号而补偿其特性,而以并联演算法实施 第一及第二类比处理者。2.如申请专利范围第1项 所述之画像检出处理装置,更包含从该第二画素电 路的该第二处理电路输入类比画像情报并予记忆 的第三类比记忆体,及从该第三类比记忆体读取画 像情报实施第三类比处理而输出类比画像情报的 第三处理电路,更具备对应于第一及第二画素电路 而设的第三画素电路,该第三画素电路以矩阵状配 置而形成第三晶片,该第三处理电路从该第三晶片 近旁之第三处理电路各接受类比信号而补偿其特 性,以并联演算法实施第三类比处理者。3.如申请 专利范围第2项所述之画像检出处理装置,其中所 述第一晶片实施画像取得及对所取得画像情报的 平滑化处理,第二晶片针对来自该第一晶片的画像 情报实施轮廓强调处理,第三晶片针对来自该第二 晶片的画像情报实施动作检出处理者。4.如申请 专利范围第1项或第2项或第3项之画像检出处理装 置,其中所述第一晶片更包含顺次选择该第一画素 电路读取经并联演算后的输出用水平偏移电阻器 与垂直偏移电阻器,用以选择来自任何之该第一画 素电路类比输出之开关,及用以输出该开关所选择 的类比输出之输出用缓冲器。5.如申请专利范围 第1项或第2项之画像检出处理装置,其中所述第二 晶片更包含顺次选择该第二画素电路读取经并联 演算的输出用水平偏移电阻器与垂直偏移电阻器, 用以选择来自任何之该第二画素电路类比输出之 开关,用以暂时贮蓄该开关所选择之类比输出之输 出用缓冲器,及用以从该第二画素电路输入类比输 入的输入用缓冲器。6.如申请专利范围第1项或第2 项之画像检出处理装置,其中所述第一画素电路具 有一主动画素传感器,用以将该光传感器之光信号 以控制信号变换为电气信号,该第一处理电路具有 电阻电路网,杂讯补偿缓冲电路,及开关,该电阻电 路网可从本身之该第一画素回路的该主动画素传 感器输入类比信号,并从近旁的第一画素电路输入 类比信号,而且从该主动画素传感器输入类比画像 加以平滑化,该杂讯补偿缓冲电路系用以从该电阻 电路网输入类比信号进行类比演算,藉控制信号以 补偿输入侧电路元件特性的参差与内部放大器的 移位,并补偿电路杂讯。该开关用以输出来自该杂 讯补偿缓冲电路的类比信号,具备以上三项元件之 该第一处理电路,即可用以取得画像信号及进行平 滑化处理者。7.如申请专利范围第1项或第2项之画 像检出处理装置,其中所述第二画素电路更包含控 制来自该第一画素电路的画素信号输入用之第一 开关,该第二类比记忆体记忆类比画像于其内部电 容器,该第二处理电路具有电阻电路网、杂讯补偿 缓冲电路、及开关,该电阻电路网,可从本身之该 第二画素电路之该第二类比记忆体,与从近旁的第 二画素电路输入类比信号,而进行来自该第二类比 记忆体的类比输入画像的平滑化,该杂讯补偿缓冲 电路藉控制信号切换输入该电阻电路网的输入及 类比信号之输出进行类比演算,补偿输入侧电路元 件特性的参差与内部放大器的移位,并补偿电路杂 讯,该开关用以输出来自该杂讯补偿缓冲电路的类 比信号,具备以上三项元件之该第二处理电路,即 可用以进行轮廓强调处理。8.如申请专利范围第2 项之画像检出处理装置,其中所述第三画素电路, 更包含控制来自该第二画素电路之画素信号输入 用第一开关,该第三类比记忆体记忆类比画像于其 内部电容器,该第三处理电路具有杂讯补偿缓冲电 路及第二开关,该杂讯补偿缓冲电路藉控制信号从 该类比记忆体读取画像情报,输出比例于现在之画 像情报与一时刻前画像情报之差値的类比信号,而 且补偿输入侧电路元件特性之参差与内部放大器 的移位,并补偿电路杂讯,第二开关用以输出来自 该杂讯补偿缓冲电路的类比信号,具备以上二项元 件,该第三处理电路即可进行动作检出处理。9.如 申请专利范围第2项之画像检出处理装置,更包含 左目用晶片及右目用晶片,第四晶片及统合部,左 目用晶片及右目用晶片更包含进行画像取得及平 滑化处理的该第一晶片,对该第一晶片的输出进行 动作检出处理的该第二晶片,及输出轮廓强调处理 的该第三晶片,以分别对应于左右目进行画像处理 ,第四晶片就对应于左右目的该第二晶片的输出, 进行寻求视差,统合部用以统合该第一至第四晶片 的输出。图式简单说明: 第1图为多重晶片系统画素检出处理装置的构成图 ; 第2图为第一型晶片的构成图; 第3图为第一型画素电路的构成图; 第4图为第二型晶片的构成图; 第5图为第二型画素电路的构成图; 第6图为所视画素选择用偏移电阻器的时间图; 第7图为第一型的一画素的画素电路构成图; 第8图为关于画素基准动作的时间图; 第9图为电路电路网的构成图; 第10图为一维电阻电路网所成轮廓强调的影像说 明图; 第11图为二层电阻电路网所成轮廓强调的影像说 明图; 第12图为第二型一画素的画素电路(2)构成图; 第13图为关于画素基准动作的时间图; 第14图为框架间差値部份的影像说明图; 第15图为第二型一画素的画素电路(1)构成图; 第16图为关于画素基准动作的时间图; 第17图为多重晶片系统构成图; 第18图为多重晶片系统所成双眼立体观察系统图; 第19图为主动画素传感器的电路图; 第20图为杂讯补偿缓冲器电路图及控制信号的时 间图; 第21图为电阻电路网的电路图及说明图; 第22图为视觉晶片的概要构成图; 第23图为单晶片系统的电路构成图。 |
