Bitleitungsausgleichssystem für eine integrierte DRAM-Schaltung

摘要

Es wird ein System zum Vorladen und Ausgleichen von Potentialen auf einem Bitleitungspaar in einer integrierten DRAM-Schaltung offenbart. Das System umfaßt eine Ausgleichsschaltung an einer Position auf dem Bitleitungspaar und eine weitere Ausgleichsschaltung an einer weiteren Position auf dem Bitleitungspaar. Während Ladung zwischen den Bitleitungen und zu/von der Vorladungspotentialquelle durch mehrere Leitungswege verteilt wird, wird die Vorladungs- und Ausgleichszeit der Bitleitungen verringert.