| 摘要 |
本发明系有关一种半导体记忆体，具有复数个记忆体胞元，各记忆体胞元包含：–第一电导掺杂接触区域(S／D)，第二电导掺杂接触区域(S／D)，及被排列其间之通道区域，其被以半导体物质制成之网状鳍状物(FIN)形成且以前后顺序被排列于该鳍状物(FIN)纵向，该鳍状物(FIN)于至少垂直该鳍状物(FIN)纵向运行之区段之该通道区域中具有含鳍状物上侧(10)及对向鳍状物侧区域(12，14)之实质矩形轮廓；–储存层(18)，其被设计用于编程该记忆体胞元且以被第一绝缘层(20)隔离方式被排列于该鳍状物上侧(10)，该储存层(18)系以正交该鳍状物侧区域(12)之该方向突出于至少该鳍状物侧区域(12)之一(12)，所以该一鳍状物侧区域(12)及该鳍状物上侧(10)可形成从该通道区域将电荷载子注入该储存层(18)之注入缘(16)；及–至少一闸极(WL1)，其藉由第二绝缘层(22)与该一鳍状物侧区域(12)隔离且藉由第三绝缘层(29)与该储存层(18)隔离，该闸极(WL1)被与该通道区域电子绝缘且被设计可控制其导电率。 |
