| 主权项 |
1.一种脉冲输出电路,包含: 第一,第二,和第三电晶体,其各具有闸极、第一电 极和第二电极,且第一电晶体的第二电极电连接到 第二电晶体的闸极; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的第二讯号输入 部分; 电连接到第二电晶体的第一电极的第三讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一,第二,和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。2.一种脉冲输出电路,包含: 第一、第二和第三电晶体,其各具有闸极、第一电 极和第二电极,且第一电晶体的第二电极电连接到 第二电晶体的闸极; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。3.一种脉冲输出电路,包含: 第一、第二和第三电晶体,其各具有闸极、第一电 极和第二电极,且第一电晶体的第二电极电连接到 第二电晶体的闸极; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中输入改变电路处于第一状态,在第一电晶体的 第一电极和第二讯号输入部分之间形成导电,在第 一电晶体的第一电极和第三讯号输入部分之间不 导电,和 其中输入改变电路处于第二状态,在第一电晶体和 第一电极和第三讯号输入部分之间导电,在第一电 晶体的第一电极和第二讯号输入部分之间不导电, 和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。4.如申请专利范围第2项之脉冲输出电路,其中输 入改变电路包含: 具有闸极、第一和第二电极的第四电晶体,第四电 晶体的第一电极电连接到第二讯号输入部分,第四 电晶体的第二电极电连接到第一电晶体的第一电 极; 具有闸极、第一和第二电极的第五电晶体,第五电 晶体的第一电极电连接到第三讯号输入部分,第五 电晶体的第二电极电连接到第一电晶体的第一电 极; 电连接到第四电晶体的闸极的第五讯号输入部分; 和 电连接到第五电晶体的闸极的第六讯号输入部分, 其中第四和第五电晶体是相同导电类型; 其中输入改变讯号输入到该第五讯号输入部分,当 反相输入改变讯号输入到该第六讯号输入部分时, 该第四电晶体设定在导电状态,该第五电晶体设定 为非导电状态;和 其中输入改变讯号的极性被反相,当反相输入改变 讯号的极性反相时,该第四电晶体设定在非导电状 态,该第五电晶体设定在导电状态。5.如申请专利 范围第3项之脉冲输出电路,其中输入改变电路包 含: 具有闸极、第一和第二电极的第四电晶体,第四电 晶体的第一电极电连接到第二讯号输入部分,第四 电晶体的第二电极电连接到第一电晶体的第一电 极; 具有闸极、第一和第二电极的第五电晶体,第五电 晶体的第一电极电连接到第三讯号输入部分,第五 电晶体的第二电极电连接到第一电晶体的第一电 极; 电连接到第四电晶体的闸极的第五讯号输入部分; 和 电连接到第五电晶体的闸极的第六讯号输入部分, 其中第四和第五电晶体是相同导电类型; 其中输入改变讯号输入到该第五讯号输入部分,当 反相输入改变讯号输入到该第六讯号输入部分时, 该第四电晶体设定在导电状态,该第五电晶体设定 为非导电状态;和 其中输入改变讯号的极性被反相,当反相输入改变 讯号的极性反相时,该第四电晶体设定在非导电状 态,该第五电晶体设定在导电状态。6.如申请专利 范围第1项之脉冲输出电路,其中该电容机构形成 在该第二电晶体的闸极和该第二电晶体的主动层 之间。7.如申请专利范围第2项之脉冲输出电路,其 中该电容机构形成在该第二电晶体的闸极和该第 二电晶体的主动层之间。8.如申请专利范围第3项 之脉冲输出电路,其中该电容机构形成在该第二电 晶体的闸极和该第二电晶体的主动层之间。9.如 申请专利范围第1项之脉冲输出电路,其中该电容 机构形成在主动层材料、形成闸极的材料和接线 材料中的任何两个之间。10.如申请专利范围第2项 之脉冲输出电路,其中该电容机构形成在主动层材 料、形成闸极的材料和接线材料中的任何两个之 间。11.如申请专利范围第3项之脉冲输出电路,其 中该电容机构形成在主动层材料、形成闸极的材 料和接线材料中的任何两个之间。12.一种移位暂 存器,包含多个级,每个级由如申请专利范围第1项 之脉冲输出电路形成, 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。13.一种移位暂存器,包含 多个级,每个级由如申请专利范围第2项之脉冲输 出电路形成, 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。14.一种移位暂存器,包含 多个级,每个级由如申请专利范围第3项之脉冲输 出电路形成, 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。15.一种移位暂存器,包含 多个级,每个级由如申请专利范围第1项之脉冲输 出电路形成, 其中该移位暂存器包括第一至第四时钟讯号线和 启始脉冲输入线; 其中在形成第(4n-3)级(n:自然数,1<n)的该脉冲输出 电路中,该第一讯号输入部分电连接到该第一时钟 讯号线; 如果n=1,该第二讯号输入部分电连接到该启始脉冲 输入线,如果n≠1,该第二讯号输入部分电连接到形 成第(4n-1)级的脉冲输出电路的讯号输出部分;和 该第三讯号输入部分电连接到第三时钟讯号线; 其中在形成第(4n-2)级的脉冲输出电路中,该第一讯 号输入部分电连接到第二时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-3)级的脉 冲输出电路的讯号输出部分;和 该第三讯号输入部分电连接到第四时钟讯号线; 其中,在形成第(4n-1)级的脉冲输出电路中,该第一 讯号输入部分电连接到第三时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-2)级的脉 冲输出电路的讯号输出部分;和 该第三讯号输入部分电连接到第一时钟讯号线; 其中,在形成第4n级的脉冲输出电路中,第一讯号输 入部分电连接到第四时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-1)级的脉 冲输出电路的讯号输出部分;和 该第三讯号输入部分电连接到第二时钟讯号线;和 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。16.一种移位暂存器,包含 : 各由如申请专利范围第2项之脉冲输出电路形成的 多个级;和 第一至第四时钟讯号线和启始脉冲输入线, 其中,在形成第(4n-3)级(n:自然数,1<n)的脉冲输出电 路中,该第一讯号输入部分电连接到第一时钟讯号 线; 如果n=1,该第二讯号输入部分电连接到启始脉冲输 入线,如果n≠1,该第二讯号输入部分电连接到形成 第(4n-1)级的脉冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n-2)级的脉冲输出电路的讯号输出部分之 一上;和 该第四讯号输入部分电连接到第三时钟讯号线; 其中,在形成第(4n-2)级的脉冲输出电路中,该第一 讯号输入部分电连接到第二时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-3)级的脉 冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n-1)级的脉冲输出电路的讯号输出部分之 一上;和 该第四讯号输入部分电连接到第四时钟讯号线; 其中,在形成第(4n-1)级的脉冲输出电路中,该第一 讯号输入部分电连接到第三时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-2)级的脉 冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第4n级的脉冲输出电路的讯号输出部分之一 上; 该第四讯号输入部分电连接到第一时钟讯号线; 其中,在形成第4n级的该脉冲输出电路中,该第一讯 号输入部分电连接到第四时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-1)级的该 脉冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n+1)级的脉冲输出电路的讯号输出部分之 一上;和 该第四讯号输入部分电连接到第二时钟讯号线;和 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。17.一种移位暂存器,包含 : 各由如申请专利范围第3项之脉冲输出电路形成的 多个级; 第一至第四时钟讯号线和启始脉冲输入线, 其中,在形成第(4n-3)级(n:自然数,1<n)的脉冲输出电 路中,该第一讯号输入部分电连接到第一时钟讯号 线; 如果n=1,该第二讯号输入部分电连接到启始脉冲输 入线,如果n≠1,该第二讯号输入部分电连接到形成 第(4n-1)级的脉冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n-2)级的脉冲输出电路的讯号输出部分之 一上;和 该第四讯号输入部分电连接到第三时钟讯号线; 其中,在形成第(4n-2)级的脉冲输出电路中,该第一 讯号输入部分电连接到第二时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-3)级的脉 冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n-1)级的脉冲输出电路的讯号输出部分之 一上;和 该第四讯号输入部分电连接到第四时钟讯号线; 其中,在形成第(4n-1)级的脉冲输出电路中,该第一 讯号输入部分电连接到第三时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-2)级的脉 冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第4n级的脉冲输出电路的讯号输出部分之一 上; 该第四讯号输入部分电连接到第一时钟讯号线; 其中,在形成第4n级的脉冲输出电路中,该第一讯号 输入部分电连接到第四时钟讯号线; 该第二讯号输入部分电连接到形成第(4n-1)级的脉 冲输出电路的讯号输出部分; 该第三讯号输入部分电连接到启始脉冲输入线和 形成第(4n+1)级的脉冲输出电路的该讯号输出部分 之一上;和 该第四讯号输入部分电连接到该第二时钟讯号线; 和 其中该等取样脉冲系根据第一至第四时钟讯号和 启始脉冲加以连续输出。18.如申请专利范围第1项 之脉冲输出电路,其中导电类型是n通道型。19.如 申请专利范围第2项之脉冲输出电路,其中导电类 型是n通道型。20.如申请专利范围第3项之脉冲输 出电路,其中导电类型是n通道型。21.如申请专利 范围第1项之脉冲输出电路,其中导电类型是p通道 型。22.如申请专利范围第2项之脉冲输出电路,其 中导电类型是p通道型。23.如申请专利范围第3项 之脉冲输出电路,其中导电类型是p通道型。24.一 种移位暂存器,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的第二讯号输入 部分; 电连接到第二电晶体的第一电极的第三讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。25.一种移位暂存器,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。26.一种移位暂存器,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中输入改变电路处于第一状态,在第一电晶体的 第一电极和第二讯号输入部分之间导电,在第一电 晶体的第一电极和第三讯号输入部分之间不导电, 和 其中输入改变电路处于第二状态,在第一电晶体的 第一电极和第三讯号输入部分之间导电,在第一电 晶体的第一电极和第二讯号输入部分之间不导电, 和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。27.一种显示装置,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的第二讯号输入 部分; 电连接到第第二电晶体的第一电极的第三讯号输 入部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。28.一种显示装置,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。29.一种显示装置,包含: 第一、第二和第三电晶体,每个电晶体具有闸极、 第一电极和第二电极,且第一电晶体的第二电极电 连接到第二电晶体的闸极上; 电连接到第一和第二电晶体的闸极的第一讯号输 入部分; 电连接到第一电晶体的第一电极的输入改变电路; 电连接到输入改变电路的第二和第三讯号输入部 分; 电连接到第二电晶体的第一电极的第四讯号输入 部分; 电连接到第三电晶体的第一电极的电源;和 电连接到第二和第三电晶体的第二电极的讯号输 出部分, 其中第一、第二和第三电晶体是相同导电类型,和 其中输入改变电路处于第一状态,在第一电晶体的 第一电极和第二讯号输入部分之间导电,在第一电 晶体的第一电极和第三讯号输入部分之间不导电, 和 其中输入改变电路处于第二状态,在第一电晶体的 第一电极和第三讯号输入部分之间导电,在第一电 晶体的第一电极和第二讯号输入部分之间不导电, 和 其中电容机构设置在该第二电晶体的闸极和第一 电极之间或该第二电晶体的闸极和第二电极之间 。30.如申请专利范围第24项之移位暂存器,其中导 电类型是n通道型。31.如申请专利范围第25项之移 位暂存器,其中导电类型是n通道型。32.如申请专 利范围第26项之移位暂存器,其中导电类型是n通道 型。33.如申请专利范围第27项之显示装置,其中导 电类型是n通道型。34.如申请专利范围第28项之显 示装置,其中导电类型是n通道型。35.如申请专利 范围第29项之显示装置,其中导电类型是n通道型。 36.如申请专利范围第24项之移位暂存器,其中导电 类型是p通道型。37.如申请专利范围第25项之移位 暂存器,其中导电类型是p通道型。38.如申请专利 范围第26项之移位暂存器,其中导电类型是p通道型 。39.如申请专利范围第27项之显示装置,其中导电 类型是p通道型。40.如申请专利范围第28项之显示 装置,其中导电类型是P通道型。41.如申请专利范 围第29项之显示装置,其中导电类型是p通道型。42. 如申请专利范围第24项之移位暂存器,其中电容机 构形成在第二电晶体的闸极和第二电晶体的主动 层之间。43.如申请专利范围第25项之移位暂存器, 其中电容机构形成在第二电晶体的闸极和第二电 晶体的主动层之间。44.如申请专利范围第26项之 移位暂存器,其中电容机构形成在第二电晶体的闸 极和第二电晶体的主动层之间。45.如申请专利范 围第27项之显示装置,其中电容机构形成在第二电 晶体的闸极和第二电晶体的主动层之间。46.如申 请专利范围第28项之显示装置,其中电容机构形成 在第二电晶体的闸极和第二电晶体的主动层之间 。47.如申请专利范围第29项之显示装置,其中电容 机构形成在第二电晶体的闸极和第二电晶体的主 动层之间。48.如申请专利范围第24项之移位暂存 器,其中电容机构形成在主动层材料、形成闸极的 材料和接线材料的任何两个之间。49.如申请专利 范围第25项之移位暂存器,其中电容机构形成在主 动层材料、形成闸极的材料和接线材料的任何两 个之间。50.如申请专利范围第26项之移位暂存器, 其中电容机构形成在主动层材料、形成闸极的材 料和接线材料的任何两个之间。51.如申请专利范 围第27项之显示装置,其中电容机构形成在主动层 材料、形成闸极的材料和接线材料的任何两个之 间。52.如申请专利范围第28项之显示装置,其中电 容机构形成在主动层材料、形成闸极的材料和接 线材料的任何两个之间。53.如申请专利范围第29 项之显示装置,其中电容机构形成在主动层材料、 形成闸极的材料和接线材料的任何两个之间。54. 如申请专利范围第27项之显示装置,其中该显示装 置适用于电子设备,该电子设备选自由液晶显示装 置、摄影相机、笔记型个人电脑、携带型资讯终 端、声频再生装置、数位相机和行动电话所构成 之组之一。55.如申请专利范围第28项之显示装置, 其中该显示装置适用于电子设备,该电子设备选自 由液晶显示装置、摄影机、笔记型个人电脑、携 带型资讯终端、声频再生装置、数位相机和行动 电话所构成之组之一。56.如申请专利范围第29项 之显示装置,其中该显示装置适用于电子设备,该 电子设备选自由液晶显示装置、摄影机、笔记型 个人电脑、携带型资讯终端、声频再生装置、数 位相机和行动电话所构成之组之一。图式简单说 明: 图1A和1B是表示藉由采用根据本发明的脉冲输出电 路形成的移位暂存器的示意图; 图2是关于图1A和1B中所示的移位暂存器的驱动的 时序图; 图3A和3B是表示添加扫描方向改变功能并代表本发 明的实施例的移位暂存器的示意图; 图4是关于图3A和3B中所示的移位暂存器的驱动的 时序图; 图5是表示在根据本发明提供的显示装置中的源极 讯号线驱动电路的结构图; 图6A至6D是表示在根据本发明提供的显示装置中的 位准移位器的电路结构图; 图7A至7C是表示在根据本发明提供的显示装置中的 NAND电路、缓冲电路和取样开关的电路结构图; 图8A至8G是表示可适用于本发明的的电子设备的例 子的示意图; 图9A至9E是表示习知CMOS反相器和负载型反相器的 结构以及关于该反相器的输入和输出讯号的波形 的示意图; 图10A和10B是说明本发明的脉冲输出电路的原理的 示意图; 图11A至11C是表示习知移位暂存器的电路结构和时 间图的示意图; 图12是表示根据本发明提供的显示装置的整个外 观的示意图; 图13A和13B是表示藉由采用由导电类型不同于本发 明的实施方式的导电类型的电晶体构成的脉冲输 出电路形成的移位暂存器的示意图; 图14是关于在图13A和13B中所示的移位暂存器的驱 动的时间图; 图15是产生在所制造的移位暂存器的测试片中的 TFT尺寸和电容値的示意图; 图16是表示图15中所示的移位暂存器的类比结果的 示意图;和 图17A和17B是表示在如图15所示实际制造的移位暂 存器的测量结果的示意图。 |
