| 主权项 |
1.一种具圆弧形状浮动闸极之分离闸极快闪记忆 体单元,包含有: 一半导体基底,该半导体基底中包含有二掺杂区, 作为该快闪记忆体单元之源极与汲极; 一隧穿氧化层,位于该半导体基底之上; 一浮动闸极,位于该隧穿氧化层之上,该浮动闸极 之二侧具有圆弧形状之轮廓; 一介电层,覆盖于该浮动闸极表面,用来隔绝该浮 动闸极与其他导电层;以及 一控制闸极,该控制闸极系为一位于该浮动闸极之 一侧之侧壁子结构。2.如申请专利范围第1项之快 闪记忆体单元,其中该半导体基底系为一P型矽基 底。3.如申请专利范围第1项之快闪记忆体单元,其 中该等掺杂区系为n型掺杂区。4.如申请专利范围 第1项之快闪记忆体单元,其中该介电层包含一由 原生氧化层/氮化层/矽氧层共同组成之ONO层设于 该浮动闸极与该控制闸极之间。5.如申请专利范 围第1项之快闪记忆体单元,其中该介电层包含一 氧化层覆盖于该浮动闸极上方,且该侧壁子结构之 高度系约略切齐于该氧化层之高度。6.一种制作 圆弧形状浮动闸极之分离闸极快闪记忆体单元之 方法,该方法包含有下列步骤: 提供一半导体基底; 于该半导体基底上依序形成一第一介电层与一第 二介电层; 去除部分该第一介电层与该第二介电层,以于该半 导体基底上定义出一记忆体单元区域; 进行一蚀刻制程去除该记忆体单元区域二侧之部 分该第一介电层,以使剩余之该第一介电层具有圆 弧形状侧壁轮廓; 于该记忆体单元区域之该半导体基底上形成一隧 穿氧化层; 于该隧穿氧化层上沈积一第一多晶矽层; 进行一回蚀刻制程去除部分该第一多晶矽层,以于 该记忆体单元区域中形成一圆弧形状浮动闸极; 于该浮动闸极上形成一氧化层; 依序去除该记忆体单元区域二侧之该第二介电层 与该第一介电层; 依序沈积一第三介电层与一第二多晶矽层;以及 去除部分之该第二多晶矽以于该记忆体单元区域 一侧定义出一侧壁子结构之控制闸极。7.如申请 专利范围第6项之方法,其中该半导体基底系为一P 型矽基底。8.如申请专利范围第6项之方法,其中该 第一介电层系为一二氧化矽(SiO2)。9.如申请专利 范围第6项之方法,其中该第二介电层系为一氮化 矽(SiN)。10.如申请专利范围第6项之方法,其中该蚀 刻制程系为一等向性湿蚀刻制程。11.如申请专利 范围第10项之方法,其中该方法于该湿蚀刻制程之 后另包含有进行一紫外光照射以去除该半导体基 底上残余之水份或蚀刻液。12.如申请专利范围第6 项之方法,其中该隧穿氧化层系利用一热氧化制程 完成。13.如申请专利范围第6项之方法,其中该方 法另包含有利用一离子布植制程与一快速热制程( RTP)于该半导体基底上形成二n型掺杂区,作为该快 闪记忆体单元之源极与汲极。14.如申请专利范围 第6项之方法,其中该氧化层系利用一高密度电浆 化学气相沈积(HDPCVD)制程形成。15.如申请专利范 围第6项之方法,其中该侧壁子结构之高度系约略 切齐于氧化层之高度。16.如申请专利范围第14项 之方法,其中该方法于该高密度电浆化学气相沈积 制程后,另包含利用一化学机械研磨(CMP)制程去除 部分该氧化层。17.如申请专利范围第6项之方法, 其中该方法系利用一两阶段蚀刻制程去除该记忆 体单元区域二侧之该第一介电层,该两阶段蚀刻制 程包含一乾蚀刻制程与一湿蚀刻制程。图式简单 说明: 图一为习知分离闸极快闪记忆单元的剖面结构示 意图。 图二至图五为习知制作一分离闸极式快闪记忆单 元的方法示意图。 图六至图十二为本发明制作一具有圆弧形状浮动 闸极之分离闸极快闪记忆体单元的方法示意图。 |
