用于脉冲输入的高速率的CMOS逻辑结构

摘要

一种逻辑结构，用于接收脉冲输入信号并且产生具有非常小的固/有转换延迟的逻辑输出。在本发明的一个特定实施例中，一种具有PFET上拉(402、406和410)和NFET下拉(404、408和412)的逻辑结构接收有源低脉冲输入信号(A、B和C)并且在所有的输入信号处于低电平时产生逻辑高输出信号(D)。当至少一个但又不是全部的输入信号(A、B和C)处于低电平时，该逻辑结构产生一个逻辑低输出信号(D)，同时吸收直流电流。当所有的输入信号(404、408和412)作为该特定实施例的默认状态而处于高电平时，该逻辑结构产生逻辑低输出信号(D)，并且不转换到导通直流电流路径。

主权项

1.一种电路包括：在第一节点和输出节点之间的第一可切换传导路径；在输出节点和第二节点之间的第二可切换传导路径；在输出节点和第二节点之间的第三可切换传导路径；其中第一和第二可切换传导路径与第一低有源脉冲信号源连接，第三可切换传导路径与第二低有源脉冲信号源连接，并且第二和第三可切换传导路径每一个所具有的导通阻抗均小于第一可切换路径的导通阻抗。