| 主权项 |
1.一种绕送讯号之装置,包括:(A)一第一内连线层,包括至少一齿状,每个齿状包括,(1)复数个第一讯号接点,(2)复数个第一讯号线,每个线连接至该等复数个第一讯号接点之个别一个,(3)复数个第二讯号接点,以及(4)复数个升起器讯号接点,其与该等第一及第二讯号接点之间距比在该等第一和第二讯号接点相邻之间的间距还远;以及(B)一第二内连线层,对于该等至少一齿状之每个齿状,包括(1)复数个第二讯号线,每个线连接至该等复数个第二讯号接点之个别一个及至该等复数个升起器接点之个别一个。2.如申请专利范围第1项之装置,其中在每个齿状中:该等复数个第一讯号接点包括三个第一讯号接点。3.如申请专利范围第1项之装置,其中:该第一内连线层于每个齿状尚包括,(1)一接地接点;以及该第二内连线层于每个齿状尚包括,(2)一接地手指,连接至接地接点。4.如申请专利范围第1项之装置,其中在每个齿状中:该等第一和第二讯号接点具有一直线方向;以及该等复数个升起器讯号接点系在与第一和第二讯号接点大体上直线的方向上。5.如申请专利范围第1项之装置,其中:该第一内连线层包括复数个齿状;以及该等复数个齿状之复数个升起器讯号接点在齿状之最外面边缘之四周以大体上弧形之形态而排列。6.如申请专利范围第5项之装置,其中:该等复数个齿状之个别复数个第二讯号线之所对应具有大体上相等的长度。7.一种绕送讯号之装置,包括:核心复数个第一接点,在具有大体上全体矩形形状之图案中;以及复数个升起器讯号接点,在具大体上全体弧形形状之图案中,且在第一讯号接点之全体矩形形状之边缘上,以比在该等第一讯号接点相邻之间之距离还大之距离从核心分布。8.如申请专利范围第7项之装置,其中:升起器讯号接点个别一个连接至该等第一讯号接点之个别一个;以及该等升起器讯号接点之图案形状之弧形具有一曲率使得从给定升起器讯号接点中任何其中一个一至其所连接之第一讯号接点的距离大体上相等。9.如申请专利范围第8项之装置,其中该等复数个第一讯号接点包括复数个齿状;以及该等复数个升起器讯号接点包括复数个升起器。10.如申请专利范围第9项之装置,其中相邻齿状系以一第一距离所隔开;以及相邻升起器系被比第一距离还大之第二距离所隔开。11.如申请专利范围第10项之装置,其中:每个齿状包括三个第一讯号接点及两个第二讯号接点;以及每个升起器包括两个升起器讯号接点。12.一种多层卡,包括:一第一结构层;一第一讯号层,覆盖该第一结构层且包括复数个齿状,每个齿状包括,至少两个第一讯号接点,至少两个第一讯号线,每个线连接至所对应个别之第一讯号接点,至少一第二讯号接点,至少一升起器讯号接点,以及至少一升起器讯号线,每个线连接至所对应个别之升起器讯号接点;以及一第二讯号层,其位在该第一结构层之下且于每个齿状包括,至少一第二讯号线,连接至个别第二讯号接点且至所对应个别升起器讯号接点。13.如申请专利范围第12项之多层卡,其中,在每个齿状中:该等至少两个第一讯号接点包括三个第一讯号接点;该等至少两个第一讯号线包括三个第一讯号线;该至少一个第二讯号接点包括两个第二讯号接点;该至少一个升起器讯号接点包括两个升起器讯号接点;该至少一个升起器讯号线包括两个升起器讯号线;以及该至少一第二讯号线包括两个第二讯号线。14.如申请专利范围第13项之多层卡,其中:该等三个第一讯号线在两个升起器讯号接点之同一边上绕送。15.如申请专利范围第14项之多层卡,其中:该等三个第一讯号线之中间一个连接至该等三个第一讯号接点其中之一,距离与该等两个升起器讯号接点最远。16.如申请专利范围第15项之多层卡,其中:一升起器讯号线,其连接至与第二讯号接点距离最远的升起器讯号的一个接点,被连接至与第一讯号接点最近的第二讯号接点的一个。17.一种绕送讯号之装置,包括:一结构层;一最上面线层,其覆盖该结构层;以及一埋线层,其位在该结构层之下,且包括,复数个齿状,每个齿状包括至少一讯号线,及复数个接地手指,每个接地手指在其间延伸,且大体上是两个别相邻齿状的长度。18.如申请专利范围第17项之装置,其中该结构层包括:第一复数个微导孔,每个微导孔与讯号线其中之一接触;以及第二复数个微导孔,每个与接地手指其中之一接触。19.如申请专利范围第18项之装置,其中该最上面线层包括:复数个齿状,其对应于该埋线层之复数个齿状,且每个齿状包括复数个讯号线。20.如申请专利范围第19项之装置,尚包括:复数个凸块,其包括最外面列之凸块;以及最上面线层之复数个齿状在最外面列中之个别相邻凸块之间配置。21.如申请专利范围第20项之装置,其中:该等埋线层之齿状大体上在最外面列之个别凸块下配置。22.一种封装之半导体装置,包括:一覆晶晶粒,其具有复数个接点在复数个齿状之大体上直线图案中排列,其中每个齿状包括,第一复数M个I/O接点,其在M列之图案中排列;第二个复数N个I/O接点,其在N列之图案中排列,以及一卡,其连接至该覆晶晶粒且包括,一第一线层,其具有复数个I/O线群组,每个群组具有M个I/O线,每个线连接至M个I/O接点之个别一个且以与个别齿状对应之群组排列,一第二线层,其具有复数个I/O线群组,每个群组具有N个I/O线,每个线连接至第一复数N个I/O接点之个别一个且以与个别齿状对应之群组排列;和M个I/O线;以及一结构层,其位在该第一和第二线层之间,且包括,一第一复数个微导孔,每个微导孔连接M个I/O接点之个别一个至第一线层之M个I/O线之所对应一个,以及一第二复数个微导孔,每个微导孔连接第一线层之M个I/O线之个别一个至第二线层之M个I/O线之个别一个。23.如申请专利范围第22项之封装之半导体装置,其中该M个和N个I/O接点包括:凸块。24.如申请专利范围第22项之封装之半导体装置,其中该第二线层包括:一最上面线层。25.如申请专利范围第24项之封装之半导体装置,其中:该N列系为图案之最外面列。26.如申请专利范围第22项之封装之半导体装置,其中该第一线层尚包括:复数个接地平面手指,每个手指在M个I/O线之相邻群组之间延伸。27.如申请专利范围第26项之封装之半导体装置,其中:该等复数个接地平面手指,每个手指以大体上M个I/O线之整个长度延伸。28.如申请专利范围第22项之封装之半导体装置,其中:该等第二复数个微导孔以大体上弧形之图案分布。29.如申请专利范围第28项之封装之半导体装置,其中:该M及N个I/O接点以大体上直线图案排列。30.如申请专利范围第29项之封装之半导体装置,其中:对应于一组沿着该直线图案之一端的一组M及N个I/O接点之该第二复数个微导孔以具有比该直线图案之一端之宽度还大之弧形分布。31.如申请专利范围第30项之封装之半导体装置,其中:每个齿状之N个I/O线在该齿状之第二微导孔及相邻齿状之微导孔之间配置。32.一种制造半导体装置之封装之方法,其具有复数个晶片接点以复数个列配置且具有齿状之重复图案,其中复数个齿状之每个齿状包括N≧2第一I/O讯号接点在N列中配置以及M≧1第二I/O讯号接点在M列中配置,其中该N列位在M列之外,该方法包括:在该封装之第一层中,对于每个齿状,形成M个第二讯号线,该等齿状之第二讯号线具有与该齿状之个别第二I/O讯号接点之间距大体上相符的间距;在覆盖该第一层之封装之第二层中,对于每个齿状之每个第二讯号线,形成穿越该第二层之第一导孔及第二导孔且连接至该第二讯号线,该第一导孔具有与该齿状之个别第二I/O讯号接点之间距大体上相符之间距;以及在覆盖该第二层之封装之第三层中,对于每个齿列,形成N个第一讯号线,该等齿状之第一讯号线具有与该等齿状之个别第一I/O讯号接点之间距大体上相符之间距;其中该第二导孔及该第一讯号线延伸超过该半导体装置之周长。33.如申请专利范围第32项之方法,尚包括:在该第三层中,对于每个齿状,形成M个第一讯号线,每个接至该等齿状之第二导孔之个别之一个。34.如申请专利范围第32项之方法,其中:该第一及第二导孔包括微导孔。35.如申请专利范围第32项之方法,其中对于每个齿列,该形成N个第一讯号线尚包括:在该等齿状之M个第二导孔之外端上绕送该N个第一讯号线。36.如申请专利范围第32项之方法,其中对于每个齿状,在第一层中之形成M个第二讯号线尚包括:大体上在该等第一讯号接点之下绕送该等M个第二讯号线。37.如申请专利范围第32项之方法,其中:该形成个别齿状之第二导孔包括以大体上弧形之图案配置该等第二导孔;以及该形成个别齿状之M个第二讯号线包括形成具大体上相同长度之该等个别齿状之M个第二讯号线。38.如申请专利范围第37项之方法,其中M≧2及其中对于每个齿状,该方法尚包括:该形成第二导孔包括在M列中配置该第二导孔。39.如申请专利范围第38项之方法,其中该半导体装置之接点以大体上直线图案配置,对于每个齿状,该方法尚包括:该形成第二导孔尚包括以与该直线图案大体上对齐形成该第二导孔。40.如申请专利范围第32项之方法,其中N=3且其中,对于每个齿状:该形成N个第一讯号线尚包括绕送该等第一讯号线之中间的一个以连接至在N列最里面之N个第一讯号接点的一个。41.如申请专利范围第32项之方法,其中该半导体装置尚具有至少一接地接点在接地列中配置,其在N列之内,该方法尚包括:在该封装之第一层中形成复数个接地平面手指,每个在个别对之相邻齿状之间延伸;以及在该封装之第二层中对于每个接地平面手指,形成一导孔,连接至该接地平面手指且被放置以连接至接地接点。42.一种绕送讯号之装置,包括:一结构层,具有覆盖其一侧之一上内连线层,以及覆盖其一相对侧之一下内连线层;复数个讯号接点,形成于该上内连线层中,并用以耦合一晶粒之复数个引线,多数讯号接点包括一齿条;升起器导孔之一第一行与升起器导孔之一第二行,形成于该结构层中,该第一行之一升起器导孔与该一第二行之一相邻升起器导孔包括与该齿条相关之一升起器群组;多数讯号线,形成于该上内连线层中,一第一上内连线层讯号线耦合该齿条之一第一讯号接点,而一第二上内连线层讯号线耦合该齿条之一第二讯号接点,该第一与第二上内连线层讯号线朝着该升起器群组向外延伸且与其相邻;及多数讯号线,形成于该下内连线层中,一第一下内连线层讯号线耦合该齿条之一第三讯号接点,且另耦合该升起器群组之一第一升起器导孔,一第二下内连线层讯号线耦合该齿条之一第四讯号接点,且另耦合该升起器群组之一第二升起器导孔。43.如申请专利范围第42项之装置,其中该升起器导孔之第一行与升起器导孔之第二行系以一弧形型态排列。44.如申请专利范围第42项之装置,其中一第三上内连线层讯号线耦合该齿条之一第五讯号接点,该第三上内连线层讯号线朝着该升起器群组向外延伸且与其相邻。45.如申请专利范围第42项之装置,其中形成于该上内连线层中之各讯号接点包含有一导电凸块。46.如申请专利范围第42项之装置,其中该晶粒之各引线包含有一导电凸块,各讯号接点形成于该上内连线层中,以耦合该晶粒之其中一导电凸块引线。47.如申请专利范围第42项之装置,另包括:一接地平面,形成于该下内连线层中,该接地平面包括多数手指;及一导孔,形成于该结构层中,该导孔耦合其中一手指与该上内连线层中之其中一讯号接点。48.一种绕送讯号之装置,包括:一上电源通路层,覆盖一结构层之一上表面;一埋电源通路层,覆盖另一结构层之一表面;复数个讯号接点,形成于该上电源通路层中,并用以耦合一晶粒之复数个引线,多数讯号接点包括一齿条;升起器导孔之一第一行与升起器导孔之一第二行,形成于该结构层中,该第一行之一升起器导孔与该一第二行之一相邻升起器导孔包括与该齿条相关之一升起器群组;多数讯号线,形成于该上电源通路层中,一第一上电源通路层讯号线耦合该齿条之一第一讯号接点,而一第二上电源通路层讯号线耦合该齿条之一第二讯号接点,该第一与第二上电源通路层讯号线朝着该升起器群组向外延伸且与其相邻;及多数讯号线,形成于该埋电源通路层中,一第一埋电源通路层讯号线耦合该齿条之一第三讯号接点,且另耦合该升起器群组之一第一升起器导孔,一第二埋电源通路层讯号线耦合该齿条之一第四讯号接点,且另耦合该升起器群组之一第二升起器导孔。49.如申请专利范围第48项之装置,其中该埋电源通路层覆盖该结构层之一较低表面。50.如申请专利范围第48项之装置,其中该升起器导孔之第一行与升起器导孔之第二行系以一弧形型态排列。51.如申请专利范围第48项之装置,其中一第三上电源通路层讯号线耦合该齿条之一第五讯号接点,该第三上电源通路层讯号线朝着该升起器群组向外延伸且与其相邻。52.如申请专利范围第48项之装置,其中形成于该上电源通路层中之各讯号接点包含有一导电凸块。53.如申请专利范围第48项之装置,其中该晶粒之各引线包含有一导电凸块,各讯号接点形成于该上电源通路层中,以耦合该晶粒之其中一导电凸块引线。54.如申请专利范围第48项之装置,另包括:一接地平面,形成于该埋电源通路层中,该接地平面包括多数手指;及一导孔,形成于该结构层中,该导孔耦合其中一手指与该上电源通路层中之其中一讯号接点。55.一种晶粒组合,包括:一晶粒,具有复数个引线位于其一表面上;一结构层,具有覆盖其一侧之一上内连线层,以及覆盖其一相对侧之一下内连线层;复数个讯号接点,形成于该上内连线层中,各讯号接点耦合该晶粒之其中一对应引线,多数讯号接点包括一齿条;升起器导孔之一第一行与升起器导孔之一第二行,形成于该结构层中,该第一行之一升起器导孔与该一第二行之一相邻升起器导孔包括与该齿条相关之一升起器群组;多数讯号线,形成于该上内连线层中,一第一上内连线层讯号线耦合该齿条之一第一讯号接点,而一第二上内连线层讯号线耦合该齿条之一第二讯号接点,该第一与第二上内连线层讯号线朝着该升起器群组向外延伸且与其相邻;及多数讯号线,形成于该下内连线层中,一第一下内连线层讯号线耦合该齿条之一第三讯号接点,且另耦合该升起器群组之一第一升起器导孔,一第二下内连线层讯号线耦合该齿条之一第四讯号接点,且另耦合该升起器群组之一第二升起器导孔。56.如申请专利范围第55项之晶粒组合,其中该升起器导孔之第一行与升起器导孔之第二行系以一弧形型态排列。57.如申请专利范围第55项之晶粒组合,其中一第三上内连线层讯号线耦合该齿条之一第五讯号接点,该第三上内连线层讯号线朝着该升起器群组向外延伸且与其相邻。58.如申请专利范围第55项之晶粒组合,其中形成于该上内连线层中之各讯号接点包含有一导电凸块,该导电凸块耦合该晶粒之对应引线。59.如申请专利范围第55项之晶粒组合,其中该晶粒之各引线包含有一导电凸块,该导电凸块耦合形成于该上内连线层中之其中一对应讯号接点。60.如申请专利范围第55项之晶粒组合,另包括:一接地平面,形成于该下内连线层中,该接地平面包括多数手指;及一导孔,形成于该结构层中,该导孔耦合其中一手指与该上内连线层中之其中一讯号接点。61.一种晶粒组合,包括:一晶粒,具有复数个引线位于其一表面上;一上电源通路层,覆盖一结构层之一上表面;一埋电源通路层,覆盖另一结构层之一表面;复数个讯号接点,形成于该上电源通路层中,各讯号接点耦合该晶粒之其中一对应引线,多数讯号接点包括一齿条;升起器导孔之一第一行与升起器导孔之一第二行,形成于该结构层中,该第一行之一升起器导孔与该一第二行之一相邻升起器导孔包括与该齿条相关之一升起器群组;多数讯号线,形成于该上电源通路层中,一第一上电源通路层讯号线耦合该齿条之一第一讯号接点,而一第二上电源通路层讯号线耦合该齿条之一第二讯号接点,该第一与第二上电源通路层讯号线朝着该升起器群组向外延伸且与其相邻;及多数讯号线,形成于该埋电源通路层中,一第一埋电源通路层讯号线耦合该齿条之一第三讯号接点,且另耦合该升起器群组之一第一升起器导孔,一第二埋电源通路层讯号线耦合该齿条之一第四讯号接点,且另耦合该升起器群组之一第二升起器导孔。62.如申请专利范围第61项之晶粒组合,其中该埋电源通路层覆盖该结构层之一较低表面。63.如申请专利范围第61项之晶粒组合,其中该升起器导孔之第一行与升起器导孔之第二行系以一弧形型态排列。64.如申请专利范围第61项之晶粒组合,其中一第三上电源通路层讯号线耦合该齿条之一第五讯号接点,该第三上电源通路层讯号线朝着该升起器群组向外延伸且与其相邻。65.如申请专利范围第61项之晶粒组合,其中形成于该上电源通路层中之各讯号接点包含有一导电凸块,该导电凸块耦合该晶粒之对应引线。66.如申请专利范围第61项之晶粒组合,其中该晶粒之各引线包含有一导电凸块,该导电凸块耦合形成于该上电源通路层中之一对应讯号接点。67.如申请专利范围第61项之晶粒组合,另包括:一接地平面,形成于该埋电源通路层中,该接地平面包括多数手指;及一导孔,形成于该结构层中,该导孔耦合其中一手指与该上电源通路层中之其中一讯号接点。图式简单说明:图1以剖面方式显示根据先前技艺之一覆晶晶粒、一基板及一母板,和显示之例示层。图2显示根据先前技艺之内连线绕送系统。图3显示本发明之内连线绕送系统之一具体实施例。图4显示本发明之一具体实施例之间距细节。图5显示本发明之一具体实施例之绕送细节,特别地显示在最上线层下之线层中之微导孔之间讯号之绕送。图6显示本发明之一具体实施例之绕送细节,特别地显示在最上面层及较低层中讯号的绕送。图7显示根据本发明之微导孔之排列的一具体实施例。 |
