发明名称 空间高效增强解码器
摘要 一种高效增强解码器。所揭示的增强解码器包括一个第一操作模式,在该第一操作模式增强解码器使用第一功能环路。该第一功能环路包括一个存储器组,一个读交错器,一个第一复用器(MUX),一个RAM文件,一个Log-MAP解码器,一个写交错器和一个第二MUX。所揭示的增强解码器进一步包括一个第二操作模式,在该第二操作模式中使第二功能环路。该第二功能环路包括存储器组,第一MUX,RAM文件,Log-MAP解码器和第二MUX。存储器组是一种双口外部存储器。所揭示的增强解码器电路在第一模式和第二模式之间转换。
申请公布号 CN1483246A 申请公布日期 2004.03.17
申请号 CN01821424.X 申请日期 2001.10.25
申请人 高通股份有限公司 发明人 I·康
分类号 H03M13/29 主分类号 H03M13/29
代理机构 上海专利商标事务所 代理人 李家麟
主权项 1.一种具有一个第一和第二操作模式的增强解码电路,其特征在于,该增强解码电路包括:(a)一个用于第一操作模式的第一功能环路,该第一环路包括:(1)一个具有一个输入和一个输出的写交错器;(2)一个具有一个输入和一个输出的双口外部存储器,该输入被耦合到写交错器输出;(3)一个具有一个输入和一个输出的读交错器,该输入耦合到双口外部存储器的输出;(4)一个具有一个输入和一个输出的缓冲器电路,该缓冲器的输入耦合到读交错器的输出;和(5)一个具有一个输入和一个输出的Log-MAP解码器,该输入耦合到缓冲器的输出以及该Log-MAP解码器的输出耦合到写交错器;和(b)一个用于第二操作模式的第二功能环路,该第二环路包括:(1)双口外部存储器;(2)缓冲器电路,该缓冲器电路的输入耦合到双口外部存储器的输出;和(3)Log-MAP解码器,该Log-MAP解码器的输入耦合到缓冲器电路的输出,Log-MAP解码器的输出耦合到双接口外部存储器的输入。
地址 美国加利福尼亚州