| 发明名称 | 存储器单元装置及其制造方法 | ||
| 摘要 | 本发明提供存储器单元装置及其制造方法，这种存储器单元装置：在半导体基片(11)配置多个存储器单元行，相邻存储器单元各行互相绝缘，存储器单元各行在起端和终端只分别具有一个第一掺杂区(D1)相应于源/漏区和一个第二掺杂区(D2)相应于源/漏区，此两个掺杂区之间在半导体基片(11)的主面上配置栅极电介质(15，18)和多个相邻配置的栅极(WL1，WL2)，其中栅极电介质包含一种具有载流子俘获陷阱的材料，相邻栅极(WL1，WL2)的间距小于栅极(WL1，WL2)的尺寸，其中栅极(WL1，WL2)平行于第一掺杂区(D1)和第二掺杂区(D2)之间的连接线。 | ||
| 申请公布号 | CN1139131C | 申请公布日期 | 2004.02.18 |
| 申请号 | CN97180720.5 | 申请日期 | 1997.11.20 |
| 申请人 | 西门子公司 | 发明人 | F·霍夫曼;J·维勒;H·雷辛格;P·－W·冯巴斯;W·克劳特施内德 |
| 分类号 | H01L27/115;H01L21/8247;H01L29/792 | 主分类号 | H01L27/115 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;王忠忠 |
| 主权项 | 1.存储器单元装置，其特征为：-在半导体基片(11)配置多个存储器单元行，-相邻存储器单元各行互相绝缘，-存储器单元各行在起端和终端只分别具有一个第一掺杂区(D1)相应于源/漏区和一个第二掺杂区(D2)相应于源/漏区，此两个掺杂区之间在半导体基片(11)的主面上配置栅极电介质(15，18)和多个相邻配置的栅极(WL1，WL2)，其中栅极电介质包含一种具有载流子俘获陷阱的材料，-相邻栅极(WL1，WL2)的间距小于栅极(WL1，WL2)的尺寸，其中栅极(WL1，WL2)平行于第一掺杂区(D1)和第二掺杂区(D2)之间的连接线。 | ||
| 地址 | 联邦德国慕尼黑 | ||