| 主权项 |
1.一种电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,藉由一单步中断除错装置及一远端主控台之除错讯息蒐集装置以蒐集一待检测电脑于除错周期中被撷取之滙流排周期除错相关讯息,该单步中断除错装置系连接于该待检测电脑之滙流排,且经由信号连接线连接至该远端主控台之除错讯息蒐集装置,该方法包括下列步骤:由单步中断除错装置取得待检测电脑之滙流排主控权后,将所要检视的待检测电脑之历经滙流排周期之除错相关讯息分别予以撷取栓锁;以一周期数计数器递增记录所历经的滙流排周期数;单步中断除错装置致能一告知撷取除错讯息信号MASTER_OC#,并传送到远端主控台的除错讯息蒐集装置;除错讯息蒐集装置于接收到该MASTER_OC#信号时,将该单步中断除错装置所栓锁之除错相关讯息逐一抓取;在除错讯息均已接收完毕后,该除错讯息蒐集装置产生一开关模拟信号送回单步中断除错装置;单步中断除错装置依据该开关模拟信号,由一开关次数计数器递增计数一次;比较该周期数计数器与关关次数计数器的计数値,若不相等,则单步中断除错装置再度致能MASTER_OC#信号,通知除错讯息蒐集装置继续由单步中断除错装置继续抓取已被栓锁住之剩余滙流排周期的除错讯息;若该周期数计数器及开关次数计数器的计数値相等时,单步中断除错装置结束信号之撷取,并把滙流排控制权交回给待检测电脑。2.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该滙流排系为PCI滙流排。3.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,更包括将该单步中断除错装置所撷取到之待检测电脑滙流排周期之除错相关讯息分别予以显示在一显示装置之步骤。4.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该单步中断除错装置所撷取到之待检测电脑滙流排周期之除错相关讯息包括该滙流排周期之位址、资料、命令等讯息。5.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该单步中断除错装置于取得待检测电脑主控权、以及撷取除错相关讯息时,包括下列步骤:于所要检视的滙流排周期之期间中,由单步中断除错装置发出一要求滙流排主控权信号REQ#至待检测电脑;当待检测电脑回应滙流排仲裁许可信号信号认可前,单步中断除错装置将所历经的各个滙流排周期之位址、资料、命令等信号状态分别栓锁住;当待检测电脑回应滙流排仲裁许可信号信号认可后,该单步中断除错装置在所经历的最后一个滙流排周期结束之后,滙流排上的动作均暂停;单步中断除错装置致能该告知撷取除错讯息信号MASTER_OC#。6.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该除错讯息蒐集装置于抓取单步中断除错装置所栓锁之除错相关讯息时,系透过中断处理,其包括下列步骤:除错讯息蒐集装置产生一中断请求信号至远端主控台之滙流排,以向远端中控台之中央处理单元要求处理该中断请求;除错讯息蒐集装置由一控制逻辑电路产生电路分别产生控制信号读取、资料读取、位址读取等信号,以分别将输入/输出位址缓冲器、输入/输出资料缓冲器、及输入/输出控制信号缓冲器的输出闸逐一打开;将单步中断除错装置所送来之除错讯息逐一予以接收;在除错讯息均已接收完毕后,由该控制逻辑电路产生电路发送一解除中断请求信号,以通知解除该中断请求。7.如申请专利范围第1项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该除错讯息蒐集装置于抓取单步中断除错装置所栓锁之除错相关讯息时,更包括将该除错相关讯息写入远端主控台中记忆体之除错讯息缓冲区中。8.如申请专利范围第7项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集方法,其中该被写入至远端主控台中记忆体之除错讯息缓冲区中之除错相关讯息,进一步被储存到资料储存装置中,以作为进一步除错分析及统计之用。9.一种电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,用以蒐集一待检测电脑于除错周期中被撷取之滙流排周期除错相关讯息,该装置包括有:一单步中断除错装置,连接于该待检测电脑之滙流排,可于欲检视之滙流排周期中取得该待检测电脑之滙流排主控权,并撷取该滙流排周期之除错相关讯息、并可产生一告知撷取除错讯息信号MASTER_OC#,该单步中断除错装置中更包括有:一周期数计数器,用以记录该待检测电脑于除错周期时之历经滙流排周期数;一关关次数计数器,用以记录关关次数;一比较器,用以比较该周期数计数器与关关次数计数器之计数値;一远端主控台,包括有一除错讯息蒐集装置,经由信号连接线连接至该单步中断除错装置,透过该信号连接线用以接收该单步中断除错装置所送出之除错相关讯息及MASTER_OC#信号、以及该单步中断除错装置与除错讯息蒐集装置二者间进行信号交握所需之相关控制信号,该除错讯息蒐集装置进一步包括有:一控制逻辑产生电路,可产生一开关模拟信号,并送到单步中断除错装置;一中断请求信号产生电路,用以接收该单步中断除错装置所送来之MASTER_OC#信号,并据以产生一中断请求信号至该远端主控台;至少一缓冲器,用以暂存该单步中断除错装置所送来之除错相关讯息;当远端主控台之除错讯息蒐集装置接收到该单步中断除错装置所送来的MASTER_OC#信号后,即将该单步中断除错装置所栓锁之除错相关讯息逐一抓取,并在除错相关讯息均已接收完毕后,由该除错讯息蒐集装置产生一开关模拟信号送回单步中断除错装置,单步中断除错装置依据该开关模拟信号,由开关次数计数器递增计数一次,当该周期数计数器与关关次数计数器的计数値经比较器比较结果并不相等时,则单步中断除错装置再度致能该MASTER_OC#信号,通知除错讯息蒐集装置继续由单步中断除错装置继续抓取已被栓锁住之剩余滙流排周期的除错讯息;而当该周期数计数器及开关次数计数器的计数値相等时,单步中断除错装置结束信号之撷取,并把滙流排控制权交回给待检测电脑。10.如申请专利范围第9项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该滙流排系为PCI滙流排。11.如申请专利范围第9项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该单步中断除错装置系插接于待检测电脑之PCI滙流排,而该除错讯息自动蒐集装置系插接于远端主控台之PCI滙流排,单步中断除错装置与该除错讯息自动蒐集装置之间系经由一信号连接线予以连接。12.如申请专利范围第9项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该单步中断除错装置包括有:一位址及命令栓锁控制电路,可在欲除错的滙流排周期中将该待检测电脑之位址及命令信号予以栓锁至一位址及命令栓锁暂存器中;一资料及位元组致能信号栓锁控制电路,可在欲除错的滙流排周期中将该待检测电脑之资料及位元组致能信号予以栓锁至一资料及位元组致能信号栓锁暂存器中;一计数控制电路,包括有一周期数解码器,用以解码出该周期数计数器之周期数,并将该解码出之信号分别送至该位址及命令栓锁控制电路及资料及位元组致能信号栓锁控制电路;一缓冲器控制逻辑电路,用以产生缓冲器控制信号,以分别将该位址及命令栓锁控制电路及资料及位元组致能信号栓锁控制电路中之信号分别送入一位址及命令栓锁暂存器及一资料及位元组致能信号栓锁暂存器中;一要求滙流排主控权信号(REQ#)产生逻辑电路,用以产生一要求滙流排主控权信号(REQ#);一主端装置备妥信号产生逻辑电路,可在滙流排主控周期之期间产生一主端装置备妥信号IRDY#;一告知撷取除错讯息信号产生电路,用以产生告知撷取除错讯息信号MASTER_OC#至远端主控台之除错讯息蒐集装置。13.如申请专利范围第12项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该位址及命令栓锁控制电路中之位址及命令栓锁暂存器系一先进先出暂存器,而该资料及位元组致能信号栓锁控制电路中之资料及位元组致能信号栓锁暂存器亦系一先进先出暂存器。14.如申请专利范围第12项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该单步中断除错装置更包括有一显示装置,用以显示该单步中断除错装置所撷取到之除错相关讯息,该显示装置包括有:一位址及命令显示单元,连接于该位址及命令栓锁控制电路中之位址及命令缓冲器,用以显示欲除错周期之被栓锁位址及命令状态;一资料及位元组致能信号显示单元,连接于该资料及位元组致能信号栓锁控制电路中之资料及位元组致能信号缓冲器,用以显示欲除错周期之被栓锁资料及位元组致能信号之状态。15.如申请专利范围第12项所述之电脑系统之滙流排周期单步中断除错讯息自动蒐集装置,其中该计数控制电路中包括有一计数器重置电路,用以在单步中断除错装置之比较器输出呈低态时,用以重置周期数计数器及开关次数计数器之计数値为0。图式简单说明:图一系显示一待检测电脑与本发明单步中断除错装置及远端主控台之间的系统连接示意图;图二系显示本发明单步中断除错装置之电路方块图;图三系显示图二中位址及命令栓锁控制电路与位址及命令显示单元、缓冲器控制逻辑电路之间电路连接之进一步逻辑电路图;图四系显示图二中资料及位元组致能信号栓锁控制电路与资料及位元组致能信号显示单元、缓冲器控制逻辑电路之间电路连接之进一步逻辑电路图;图五系显示本发明远端主控制台与除错讯息蒐集装置之系统连接示意图;图六系显示图五中除错讯息蒐集装置之电路方块图;图七系显示本发明单步中断除错装置、待检测电脑、远端主控台间在执行单步中断除错时各相关信号之时序图;图八系显示本发明单步中断除错装置中各个栓锁器及缓冲器控制信号与MASTER_OC#及SW_EMULATE信号间之时序关系图。 |
