| 主权项 |
1.一种具一储存电晶体之记忆体单元,其包括在一半导体主体(1)或半导体层一顶部表面上的一闸极电极(4),其位于一源极区(2)与一汲极区(3)之间的一沟渠中,该沟渠系安置在该半导体主体或层的半导体材料中,并具有横向于一纵向方向、至少断面对断面之相同断面,其中源极区(2)与汲极区(3)在该半导体材料中的形成系藉着从该顶部表面掺杂至一相应接面(14),并且该闸极电极系由构造为一储存媒体的一介电质层(9)与该半导体材料隔离,其特征在于接面(14)邻接该沟渠壁面的一区域,其中在一断面的与该纵向方向垂直的该沟渠壁面具有一曲线半径,其在每一点最多为在接面(14)高度处的该沟渠壁面间隔(24)的三分之二大。2.如申请专利范围第1项之记忆体单元,其中该沟渠具有相对于该纵向方向的侧壁(6.8),其定向于相对于半导体主体(1)或层的该顶部表面一平面的正交垂直方向,并最多从该垂直方向偏离10,在侧壁(6.8)与相对于该顶部表面平面的该沟渠一最深点之间系为某些区域,其中在与该纵向位置垂直的一断面内的该沟渠壁面具有一曲线半径,其在每一点最多为在接面(14)高度处的该沟渠壁面间隔(24)的一半大;并且接面(14)邻接该沟渠壁面的这些区域。3.一种具一储存电晶体之记忆体单元,其包括在一半导体主体(1)或半导体层一顶部表面上的一闸极电极(4),其位于一源极区(2)与一汲极区(3)之间的一沟渠中,该沟渠系安置在该半导体主体或层的半导体材料中并具有横向于一纵向方向、至少断面对断面之相同断面,其中源极区(2)与汲极区(3)在该半导体材料中的形成系藉着从该顶部表面掺杂至一相应接面(14),并且该闸极电极系由构造为一储存媒体的一介电质层(9)与该半导体材料隔离,其特征在于该沟渠深度(25),其系在接面(14)与该沟渠一最深点之间以相对于该半导体主体(1)或层一顶部表面平面的正交垂直方向进行测量,最多为在接面(14)高度处的该沟渠壁面间隔(24)的一半大。4.如申请专利范围第3项之记忆体单元,其中接面(14)邻接该沟渠壁面的一区域,其中处于与该纵向方向垂直的一断面的该沟渠壁面具有一曲线半径,其在每一点最多为在接面(14)高度处的该沟渠壁面间隔(24)的三分之二大。5.如申请专利范围第1至4项中任一项之记忆体单元,其中该沟渠底部具有一半圆柱或圆柱体部分的一外形,并且接面(14)邻接该底部。6.如申请专利范围第1至4项中任一项之记忆体单元,其中在接面(14)高度处的该沟渠壁面间隔(24)系在100奈米与150奈米之间,并且该沟渠深度(25),其系在接面(14)与该沟渠一最深点之间以相对于该半导体主体(1)或层一顶部表面平面的正交垂直方向进行测量,至少为30奈米,最多为该间隔(24)的一半。7.一种具一储存电晶体之记忆体单元,其包括在一半导体主体(1)或半导体层一顶部表面上的一闸极电极(4),其位于一源极区(2)与一汲极区(2)之间的一沟渠中,该沟渠系安置在该半导体主体或层的该半导体材料中并具有横向于一纵向方向、至少断面对断面之相同断面,其中源极区(2)与汲极区(3)在该半导体材料中的形成系藉着从该顶部表面掺杂至一相应接面(14),并且该闸极电极系由构造为一储存媒体的一介电质层(9)与该半导体材料隔离,其特征在于接面(14)邻接该沟渠壁面一区域,其中在与该纵向方向垂直的一断面内的该沟渠壁面具有一曲线半径,其最多比该沟渠壁面之曲线半径具有的一最小値大10%。8.一种具一储存电晶体之记忆体单元,其包括在一半导体主体(1)或半导体层一顶部表面上的一闸极电极(4),其位于一源极区(2)与一汲极区(3)之间的一沟渠中,该沟渠系安置在该半导体主体或层的半导体材料中并具有横向于一纵向方向、至少断面对断面之相同断面,其中源极区(2)与汲极区(3)在该半导体材料中的形成系藉着掺杂,并且该闸极电极由包括有一边界层(10.12)之间的一储存层(11)的一介电质层(9)与该半导体材料隔离,其特征在于相对于在一抹除操作中中性化该储存层(11)电荷载子一区域的该沟渠深度之选择使得在一程式操作中,作用在电荷载子上的平行对准于在该沟渠一壁面或底部之切线并垂直于该纵向方向的一电场成分在该相同区域具有一最大値。9.如申请专利范围第8项之记忆体单元,其中尺寸之选择使得在该程式和抹除操作中,电荷载子穿透一区域中的一边界层(10),该区域藉着汲极区(3)并入该相反导电类型之半导体材料之区域以该顶部表面方向连接入汲极区(3)。图式简单说明:图1:穿过二邻接沟渠的一断面示意图。图2:使用一模型来模拟图1所示二沟渠的断面,其具有一向下电场成分(E-field-component)之曲线。图3和图4:依据本发明构造之记忆体单元之对应断面。图5和图6:本说明简介中所描述之图式。 |
