| 主权项 |
1.一种分离闸极式快闪记忆体之制造方法,包括下列步骤:提供一基底,该基底具有一沟槽;在该沟槽下半部形成一导电间柱以作为一源极线,且该导电间柱与该基底绝缘;在该基底中形成一源极掺杂区且相邻于该导电间柱之上半部;在该导电间柱上形成一绝缘层;在该沟槽上半部内侧壁形成一凸出该基底表面之导电间隙壁以作为一浮置闸极,并与该基底绝缘;在该沟槽内之该绝缘层上形成一绝缘间柱且其顶部高于该导电间隙壁;在该导电间隙壁外侧之该基底上形成一第一导电层,且该第一导电层分别与该导电间隙壁及该基底绝缘;在该绝缘间柱侧壁形成一第一绝缘间隙壁以覆盖部分的该第一导电层;以该第一绝缘间隙壁作为罩幕来去除该第一导电层以露出该基底表面,且余留之该第一导电层系作为一控制闸极;以及在露出之该基底中形成一汲极掺杂区。2.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,更包括在该第一导电层及该第一绝缘间隙壁之间形成一第二导电层之步骤。3.如申请专利范围第2项所述之分离闸极式快闪记忆体之制造方法,其中该第二导电层系由钨金属矽化物所构成。4.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中在形成该第一绝缘间隙壁之后更包括在该第一导电层外侧壁形成一第二绝缘间隙壁之步骤。5.如申请专利范围第4项所述之分离闸极式快闪记忆体之制造方法,其中该第二绝缘间隙壁系由氮化矽所构成。6.如申请专利范围第4项所述之分离闸极式快闪记忆体之制造方法,更包括下列步骤:在该汲极掺杂区上形成一导电插塞以作为位元接触窗;在该绝缘间柱及该第一绝缘间隙壁上方形成一上盖层;以及在该导电插塞及该上盖层上形成一第三导电层以作为一位元线。7.如申请专利范围第6项所述之分离闸极式快闪记忆体之制造方法,其中该导电插塞系由掺杂的复晶矽所构成。8.如申请专利范围第6项所述之分离闸极式快闪记忆体之制造方法,其中该上盖层系一氧化矽层。9.如申请专利范围第6项所述之分离闸极式快闪记忆体之制造方法,其中该第三导电层系一钨金属层。10.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该导电间柱系由复晶矽所构成。11.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该绝缘层系一高密度电浆氧化矽层。12.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该导电间隙壁系由掺杂的复晶矽所构成。13.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该绝缘间柱系由氧化矽及硼矽玻璃之任一种所构成。14.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第一导电层系由掺杂的复晶矽所构成。15.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第一绝缘间隙壁系由氮化矽所构成。16.一种分离闸极式快闪记忆体,包括:一基底,具有一沟槽;一导电间柱,设置于该沟槽下半部以作为一源极线,且与该基底绝缘;一源极掺杂区,形成于该基底中,且相邻于该导电间柱之上半部;一绝缘层,设置于该导电间柱上;一导电间隙壁,设置于该沟槽上半部内侧壁并凸出该基底表面以作为一浮置闸极,且与该基底绝缘;一绝缘间柱,设置于该沟槽内之该绝缘层上且该绝缘间柱顶部高于该导电间隙壁;一第一导电层,设置于该导电间隙壁外侧之部分的该基底上以作为一控制闸极,且分别与该导电间隙壁及该基底绝缘;一第一绝缘间隙壁,设置于该绝缘间柱侧壁并覆盖该第一导电层;以及一汲极掺杂区,形成于该第一导电层外侧之该基底中。17.如申请专利范围第16项所述之分离闸极式快闪记忆体,更包括一第二导电层,设置于该第一导电层及该第一绝缘间隙壁之间。18.如申请专利范围第17项所述之分离闸极式快闪记忆体,其中该第二导电层系由钨金属矽化物所构成。19.如申请专利范围第16项所述之分离闸极式快闪记忆体,更包括一第二绝缘间隙壁,设置于该第一导电层外侧壁。20.如申请专利范围第19项所述之分离闸极式快闪记忆体,其中该第一及该第二绝缘间隙壁系由氮化矽所构成。21.如申请专利范围第16项所述之分离闸极式快闪记忆体,更包括:一导电插塞,设置于该汲极掺杂区上,以作为位元线接触窗;一上盖层,设置于该绝缘间柱及该第一绝缘间隙壁上方;以及一第三导电层,设置于该导电插塞及该上盖层上以作为一位元线。22.如申请专利范围第21项所述之分离闸极式快闪记忆体,其中该导电插塞系由掺杂的复晶矽所构成。23.如申请专利范围第21项所述之分离闸极式快闪记忆体,其中该上盖层系一氧化矽层。24.如申请专利范围第21项所述之分离闸极式快闪记忆体,其中该第三导电层系一钨金属层。25.如申请专利范围第16项所述之分离闸极式快闪记忆体,其中该导电间柱系由复晶矽所构成。26.如申请专利范围第16项所述之分离闸极式快闪记忆体,其中该绝缘层系一高密度电浆氧化矽层。27.如申请专利范围第16项所述之分离闸极式快闪记忆体,其中该导电间隙壁系由掺杂的复晶矽所构成。28.如申请专利范围第16项所述之分离闸极式快闪记忆体,其中该第一绝缘间柱系由氧化矽及硼矽玻璃之任一种所构成。29.如申请专利范围第16项所述之分离闸极式快闪记忆体,其中该第一导电层系由复晶矽所构成。30.一种分离闸极式快闪记忆体之制造方法,包括下列步骤:提供一基底,该基底上依序形成有一第一及一第二罩幕层且该第一及该第二罩幕层具有一第一开口以露出该基底表面;蚀刻该第一开口下方之该基底,以在该基底中形成一沟槽;在该沟槽下半部形成一导电间柱以作为一源极线,且该导电间柱与该基底绝缘;在该基底中形成一源极掺杂区且相邻于该导电间柱之上半部;蚀刻该第二罩幕层之侧壁以在该沟槽上方形成具有阶梯剖面之一第二开口;在该导电间柱上形成一第一绝缘层;在该第二罩幕层上及该第二开口与该沟槽之内表面形成一第一导电层;在该第二开口及该沟槽内填入一牺牲层,且该牺牲层高于该第一罩幕层表面;以该牺牲层作为罩幕来蚀刻该第一导电层;去除该牺牲层以露出余留之该第一导电层;蚀刻该余留之第一导电层,以在该沟槽上半部内侧壁形成一导电间隙壁以作为一浮置闸极并与该基底绝缘,其中该导电间隙壁覆盖该第一罩幕侧壁;在该第二开口中填入一第二绝缘层,且该第二绝缘层低于该第二罩幕层之表面;去除该第二罩幕层以露出部分之该第二绝缘层;蚀刻该露出之第二绝缘层侧壁,以在该第一绝缘层上形成一绝缘间柱,且其顶部高于该导电间隙壁;去除该第一罩幕层以露出该基底表面;在该导电间隙壁外侧之该基底上形成一第二导电层,且该第二导电层分别与该导电间隙壁及该基底绝缘;在该绝缘间柱侧壁形成一第一绝缘间隙壁以覆盖部分的该第二导电层;以该第一绝缘间隙壁作为罩幕来去除该第二导电层以露出该基底表面,且余留之该第二导电层系作为一控制闸极;以及在露出之该基底中形成一汲极掺杂区。31.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,更包括在该第二导电层及该第一绝缘间隙壁之间形成一第三导电层之步骤。32.如申请专利范围第31项所述之分离闸极式快闪记忆体之制造方法,其中该第三导电层系由钨金属矽化物所构成。33.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中在形成该第一绝缘间隙壁之后更包括在该第二导电层外侧壁形成一第二绝缘间隙壁之步骤。34.如申请专利范围第33项所述之分离闸极式快闪记忆体之制造方法,其中该第二绝缘间隙壁系由氮化矽所构成。35.如申请专利范围第33项所述之分离闸极式快闪记忆体之制造方法,更包括下列步骤:在该汲极掺杂区上形成一导电插塞以作为位元线接触窗;在该绝缘间柱及该第一绝缘间隙壁上方形成一上盖层;以及在该导电插塞及该上盖层上形成一第四导电层以作为一位元线。36.如申请专利范围第35项所述之分离闸极式快闪记忆体之制造方法,其中该导电插塞系由复晶矽所构成。37.如申请专利范围第35项所述之分离闸极式快闪记忆体之制造方法,其中该上盖层系一氧化矽层。38.如申请专利范围第35项所述之分离闸极式快闪记忆体之制造方法,其中该第四导电层系一钨金属层。39.如申请专利范围第35项所述之分离闸极式快闪记忆体之制造方法,其中该第一罩幕层系由一垫氧化矽层及一氮化矽层所构成。40.如申请专利范围第35项所述之分离闸极式快闪记忆体之制造方法,其中该第二罩幕层系由一垫氧化矽层及一氮化矽层所构成。41.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该导电间柱系由复晶矽所构成。42.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该第一绝缘层系一高密度电浆氧化矽层。43.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该导电间隙壁系由掺杂的复晶矽所构成。44.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该绝缘间柱系由氧化矽及硼矽玻璃之任一种所构成。45.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该第二导电层系由掺杂的复晶矽所构成。46.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该第一绝缘间隙壁系由氮化矽所构成。47.如申请专利范围第30项所述之分离闸极式快闪记忆体之制造方法,其中该牺牲层系一光阻层。48.一种分离闸极式快闪记忆体,包括:一基底,具有一沟槽;一复晶矽间柱,设置于该沟槽下半部以作为一源极线,且与该基底绝缘;一源极掺杂区,形成于该基底中,且相邻于该复晶矽间柱之上半部;一绝缘层,设置于该复晶矽间柱上;一复晶矽间隙壁,设置于该沟槽上半部内侧壁并凸出该基底表面以作为一浮置闸极,且与该基底绝缘;一绝缘间柱,设置于该沟槽内之该绝缘层上且该第一绝缘间柱顶部高于该复晶矽间隙壁;一复晶矽层,设置于该复晶矽间隙壁外侧之部分的该基底上以作为一控制闸极,且分别与该复晶矽间隙壁及该基底绝缘;一第一绝缘间隙壁,设置于该绝缘间柱侧壁并覆盖该复晶矽层;一第二绝缘间隙壁,设置于该复晶矽层外侧壁;以及一汲极掺杂区,形成于该复晶矽层外侧之该基底中。49.如申请专利范围第48项所述之分离闸极式快闪记忆体,更包括一钨金属矽化层,设置于该复晶矽层及该第一绝缘间隙壁之间。50.如申请专利范围第48项所述之分离闸极式快闪记忆体,其中该第一、该第二及该第三绝缘间隙壁系由氮化矽所构成。51.如申请专利范围第48项所述之分离闸极式快闪记忆体,更包括:一复晶矽插塞,设置于该汲极掺杂区上,以作为位元线接触窗;一上盖层,设置于该绝缘间柱及该第一绝缘间隙壁上方;以及一钨金属层,设置于该复晶矽插塞及该上盖层上以作为一位元线。52.如申请专利范围第48项所述之分离闸极式快闪记忆体,其中该上盖层系一氧化矽层。53.如申请专利范围第48项所述之分离闸极式快闪记忆体,其中该绝缘层系一高密度电浆氧化矽层。54.如申请专利范围第48项所述之分离闸极式快闪记忆体,其中该绝缘间柱系由氧化矽及硼矽玻璃之任一种所构成。图式简单说明:第1A到1F图系绘示出习知形成分离闸极式快闪记忆体之剖面示意图。第2到19图系绘示出根据本发明实施例之形成分离闸极式快闪记忆体之剖面示意图。 |
