Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen

摘要

Es werden Dual-Workfunction-Transistoren in einem CMOS-Untersützungsbereich (14) zusammen mit einem eingebetteten vertikalen DRAM-Speicherzellenfeld (12) ausgebildet. Eine Wortleitungsanlage (54) und eine Nitridabdeckungslage (56) decken das DRAM-Speicherzellenfeld (12) ab, während eine Gateoxid-Lage (42) und eine Lage (44) aus nicht dotiertem Polysilicium den Unterstützungsbereich (14) abdecken. Auf das Substrat wird eine gemeinsame Maske aufgebracht und mit Muster versehen, um die Wortleitungsstrukturen in dem DRAM-Speicherzellenfeld (12) und die Gatterstrukturen in dem Träger (14) zu definieren. Die unerwünschten Abschnitte der Wortleitungslage (54), der Nitridabdeckungslage (56), der Gateoxid-Lage (42) und der Lage (44) aus nicht dotiertem Polysilicium werden durch Ätzen entfernt.