发明名称 制造半导体装置的方法
摘要 一种结构的制造方法,该结构产生功率管理半导体装置和模拟半导体装置,所述装置能在短时期内以低成本制造,在低功率下以低的功耗运转,并具有高驱动能力和高精度的复杂功能。该方法用于制造包括CMOS和电阻器的功率管理半导体装置和模拟半导体装置的P型多酸结构。P型多酸结构是P型多晶硅层和难熔金属硅化物层的多层结构,其中无论CMOS是NMOS还是PMOS,CMOS栅电极的导电类型是P型。用在分压电路和CR电路中的电阻器由多晶硅在不同于栅电极层的层中形成。
申请公布号 CN1466776A 申请公布日期 2004.01.07
申请号 CN02802703.5 申请日期 2002.06.18
申请人 精工电子有限公司 发明人 长谷川尚;小山内润
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 中国专利代理(香港)有限公司 代理人 王岳;梁永
主权项 1.制造半导体装置的方法,包括以下步骤: 通过热氧化在半导体衬底上形成元件隔离绝缘膜; 通过热氧化形成栅绝缘膜; 在栅绝缘膜上以500-2500的厚度淀积第一多晶硅膜; 用杂质掺杂第一多晶硅膜,使得杂质的浓度是1×10<sup>18</sup>原子/cm<sup>3</sup>或 更高以使第一多晶硅膜的导电类型是P型; 在具有P型的第一多晶硅膜上淀积有500-2500厚度的高熔 点金属硅化物膜; 在高熔点金属硅化物膜上淀积有500-3000厚度的绝缘膜; 刻蚀具有P型的第一多晶硅膜、高熔点金属硅化物膜、和绝缘膜以 形成栅电极; 在元件隔离绝缘膜上淀积有500-2500厚度的第二多晶硅 膜; 用第一导电类型杂质以1×10<sup>14</sup>-9×10<sup>18</sup>原子/cm<sup>3</sup>的浓度掺杂第二多 晶硅膜的整个区域或第二多晶硅膜的第一区域; 用第二导电类型杂质以1×10<sup>14</sup>-9×10<sup>18</sup>原子/cm<sup>3</sup>的浓度掺杂第二多 晶硅膜的第二区域; 刻蚀第二多晶硅膜以形成由第二多晶硅膜组成的电阻器;用第一导 电类型杂质以1×10<sup>16</sup>-1×10<sup>18</sup>原子/cm<sup>3</sup>的浓度掺杂第一导电类型MOS晶 体管的低浓度扩散区; 用第二导电类型杂质以1×10<sup>16</sup>-1×10<sup>18</sup>原子/cm<sup>3</sup>的浓度掺杂第 二导电类型MOS晶体管的低浓度扩散区; 用第一导电类型杂质以1×10<sup>19</sup>原子/cm<sup>3</sup>或更高的浓度掺杂第二 多晶硅膜的第一区的整个区或一部分; 实施热处理,使得第一导电类型MOS晶体管的低浓度扩散区和第 二导电类型MOS晶体管的低浓度扩散区有与栅电极重叠的区; 用第一导电类型杂质以1×10<sup>19</sup>原子/cm<sup>3</sup>或更高的浓度掺杂第二 多晶硅膜的第一区的整个区或一部分; 用第二导电类型杂质以1×10<sup>19</sup>原子/cm<sup>3</sup>或更高的浓度掺杂第二 多晶硅膜的第二区的整个区或一部分; 形成中间绝缘膜于半导体衬底之上;在半导体衬底之上中间绝缘膜 中形成接触孔;以及 在接触孔中提供金属线路。
地址 日本千叶县千叶市