NOR结构半导体记忆装置

摘要

一种具有新颖位线连接组态的NOR结构半导体记忆装置，包含一电性连接至多条位线的半导体记忆单元数组。该多条位线分隔成至少四个位线群组。每一位线群组的至少两条位线分别经由至少两个位线晶体管而耦合至一主位线。再者，NOR结构半导体记忆装置的位线排列成其中至少四条相邻的位线分别选自于四个相异的位线群组且耦合至四条相异的主位线。在编程或资料读出操作期间中，一编程电压或感测电流供应于四条相邻的位线中的两条相邻的位线，同时另外两条相邻的位线接地。因而，此NOR结构半导体记忆装置因为无漏电流路径形成，所以成功地防止编程扰乱或以高速度正确地判定储存于记忆单元中的数据。

主权项

1.一种NOR结构半导体记忆装置，其特征在于，包含：一半导体记忆单元数组，具有多个半导体记忆单元；多条位线，电性连接至该半导体记忆单元数组且分隔成至少四个位线群组；多个位线晶体管，分隔成至少四个位线晶体管群组，使得该至少四个位线晶体管群组中的每一群组均对应于该至少四个位线群组中的一群组；多条主位线，分隔成至少四个主位线群组，使得该至少四个主位线群组中的每一群组对应于该至少四个位线群组中的一群组；其中该至少四个位线群组的每一位线群组中的至少两位分别经由该至少四个位线晶体管群组中的一对应的位线晶体管群组中的至少两位线晶体管而耦合至该至少四个主位线群中的一对应的主位线群组中的一主位线；以及此NOR结构半导体记忆装置中的至少四条相邻的位线分别选自于四个相异的位线群组且耦合至四条相异的主位线。