| 主权项 |
1.一种半导体记忆装置,具备有:多个阵列,以2个1组形成记忆器群组;第1多个电源,用来对周边电路供给驱动电力,藉以驱动上述多个阵列之各个;和第2多个电源,用来对字线供给存取电力,藉以对上述之多个阵列进行存取;其特征是:上述之多个阵列被配置成为行列状,形成包围半导体记忆装置基板之中央区域之方式,上述之第1多个电源被设置在上述之中央区域侧,和包夹上述多个阵列中之特定阵列之面对侧,上述之第2多个电源被配置在上述之中央区域之4个角;和对形成1个记忆器群组之被配置成为分离之阵列之组,由上述之第1多个电源供给电力,该第1多个电源供给主电力作为主电源,和供给小于上述主电力之补助电力作为补助电源。2.如申请专利范围第1项之半导体记忆装置,其中上述之第1多个电源之各个,具备有多个输出电晶体用来调整输出电力;上述之主电源被活性化成为补助电源用来输出活性化信号;和接受到来自上述主电源之上述活性化信号之电源,根据上述之活性化信号,经由调整电流流动之电晶体之数目,可以具有作为供给上述补助电力之补助电源之功能。3.如申请专利范围第2项之半导体记忆装置,其中上述之第1多个电源之各个具备有比较器,用来使表示流动之电流量之第1信号,和成为基准之第2信号进行比较,根据其差及上述之活性化信号,用来决定输出电力之供给量;和上述之补助电源之在比较器流动之电流之电流量,大约为上述之主电源之在比较器流动之电流之电流量之一半。4.如申请专利范围第1项之半导体记忆装置,其中在对形成记忆器群组之被配置成邻接之2个阵列进行存取之字线,由第2多个电源中之单一电源供给电力;和在对形成记忆器群组之被配置成分离之2个阵列进行存取之字线,由第2多个电源中之2个电源分别供给电力。5.如申请专利范围第4项之半导体记忆装置,其中上述之2个电源之各个所供给之电力之量,小于上述之单一电源所供给之电力之量。6.如申请专利范围第4项之半导体记忆装置,其中上述之2个电源被配置在上述中央区域之4个角之对角。7.如申请专利范围第1项之半导体记忆装置,其中上述之第2多个电源,根据从上述活性化信号产生之控制信号进行动作。图式简单说明:图1是方块图,用来表示本实施形态之动态随机存取记忆器晶片之构造。图2是DRAM晶片之电源活性化控制之信号图。图3是方块图,用来表示周边电源电路VDC(b)之构造。图4(a)、(b)表示VDC控制电路之具体之构造和动作。图5是方块图,用来表示VDC供给电路之构造。图6是电路图,用来表示VDC比较器之构造。图7是方块图,用来表示习知之动态随机存取电晶体晶片之构造。 |
