排错装置及排错方法

摘要

本发明提供一种排错(debug)装置及排错方法。在第1存储装置存储多个程序码。各程序码具有识别符。第2存储装置至少具有一个存储区域，在该存储区域存储在第1存储装置存储的多个程序码中的被执行的程序码。第1变数存储区域保持在第2存储装置存储的程序码的识别符。控制部在命令的内容与第1变数区域的内容一致的情况下使其中断。

主权项

1.一种排错(debug)装置，其特征在于，包含存储利用识别符识别的多个程序码的第1存储装置、至少具有一个存储区域的第2存储装置，所述第1存储装置中存储的所述多个程序码中，被执行的程序码存储于所述存储区域、存储在所述第2存储装置的所述存储区域存储的所述程序码的所述识别符的第1变数存储区域、以及在由输入的指令指定的地址中，在所述指令中设定的识别符与所述第1变数存储区域存储的识别符一致的情况下，中断执行所述程序码的控制部。