| 主权项 |
1.一种电脑,其特征为:具备有:CPU和经前述CPU控制的复数个周边装置、和前述CPU与前述周边装置之间以及前述周边装置相互间的资料传送用滙流排、和供给令前述CPU动作与前述资料传送的时脉信号的时脉信号源,经由PLL频率合成器构成前述时脉信号源。2.如申请专利范围第1项所述之电脑,其中,前述PLL频率合成器会输出频率互不相同的两个信号,其中一方为供前述CPU的时脉信号,另一方为供前述资料传送的时脉信号。3.如申请专利范围第2项所述之电脑,其中,前述PLL频率合成器乃具有输出前述一方信号的电压控制振荡器,和将前述一方信号加以分频的分频器,从前述分频器输出前述另一方的信号。4.如申请专利范围第3项所述之电脑,其中,可改变前述分频器的分频比地加以构成。5.如申请专利范围第2项所述之电脑,其中,前述PLL频率合成器是由具有第一电压控制振荡器的第一PLL频率合成器、和具有第二电压控制振荡器的第二PLL频率合成器所构成,从前述第一电压控制振荡器输出前述一方的信号,从前述第二电压控制振荡器输出前述另一方的信号。6.如申请专利范围第5项所述之电脑,其中,在前述第一PLL频率合成器设有将从前述第一电压控制振荡器被输出的振荡信号加以分频的第一分频器,在前述第二PLL频率合成器设有将从前述第二电压控制振荡器被输出的振荡信号加以分频的第二分频器,可变分频器可以前述第一及第二分频器地加以构成。7.如申请专利范围第5项所述之电脑,其中,前述PLL频率合成器乃具有基准振荡器,从前述基准振荡器对前述第一及第二PLL频率合成器共同供给基准信号。8.一种电脑,其特征为:具备有:CPU、和经由前述CPU控制的复数个周边装置、和前述CPU与前述周边装置之间以及前述周边装置相互间的资料传送用的滙流排、和对前述CPU与前述滙流排供给时脉信号的时脉信号源,经由PLL频率合成器构成前述时脉信号源,于省电模式时降低前述PLL频率合成器的输出频率。9.如申请专利范围第8项所述之电脑,其中,前述PLL频率合成器会输出频率互不相同的两个信号,其中一方为供前述CPU的时脉信号,另一方为供前述滙流排的时脉信号。10.如申请专利范围第9项所述之电脑,其中,前述PLL频率合成器是由至少具有电压控制振荡器的PLL电路、和对前述PLL电路供给基准信号的基准振荡器、和将从前述电压控制振荡器被输出的振荡信号加以分频的第一分频器、和将经由前述第一分频器分频的信号加以分频的第二分频器所构成,将从前述第一分频器被输出的分频信号供给到前述CPU,同时将从前述第二分频器被输出的分频信号供给到前述滙流排,且前述第一分频器的分频比于前述省电模式时为大的。11.如申请专利范围第9项所述之电脑,其中,前述PLL频率合成器是由至少具有将电压控制振荡手段与前述电压控制振荡手段的振荡信号加以分频的第一分频器的PLL电路、和对前述PLL电路供给基准信号的基准振荡器、和将前述振荡信号加以分频的第二分频器所构成,将前述振荡信号供给到前述CPU,同时将从前述第二分频器被输出的分频信号供给到前述滙流排,且前述第一分频器的分频比于前述省电模式时为小的。12.如申请专利范围第11项所述之电脑,其中,前述电压控制振荡手段是由择一选择任一方为构成前述PLL电路的两个电压控制振荡器所构成,于前述省电模式时选择其中一方的电压控制振荡器,于前述省电模式时以外的普通模式时选另一方的电压控制振荡器地进行切换。13.如申请专利范围第10项所述之电脑,其中,可改变前述第二分频器的分频比地加以构成。14.如申请专利范围第9项所述之电脑,其中,前述PLL频率合成器是由至少具有电压控制振荡手段与第一分频器的第一PLL电路、和至少具有电压控制振荡器的第二PLL电路、和对前述第一PLL电路与前述第二PLL电路供给基准信号的基准振荡器所构成,将从前述电压控制振荡手段被输出的振荡信号供给到前述CPU,将从前述电压控制振荡器被输出的振荡信号供给到前述滙流排,前述第一分频器的分频比于前述省电模式时为小的。15.如申请专利范围第14项所述之电脑,其中,前述电压控制振荡手段是由择一选择任一方为构成前述第一PLL电路的两个电压控制振荡器所构成,于前述省电模式时选择其中一方的电压控制振荡器,于前述省电模式时以外的普通模式时选择另一方的电压控制振荡器地进行切换。16.如申请专利范围第14项所述之电脑,其中,于前述第二PLL电路设有供设定前述电压控制振荡器的振荡频率的第二分频器,可改变前述第二分频器地加以构成。图式简单说明:第1图是表示本发明的电脑实施形态的方块构成图。第2图是使用于本发明电脑的时脉信号源的方块构成图。第3图是使用于本发明电脑的时脉信号源的另一方块构成图。第4图是本发明电脑的方块构成图。第5图是表示使用于本发明电脑的时脉信号源的第一构成的电路图。第6图是表示使用于本发明电脑的时脉信号源的第二构成的电路图。第7图是表示使用于本发明电脑的时脉信号源的第三构成的电路图。第8图是表示习知电脑的时脉信号源的方块构成图。第9图是表示在习知电脑产生的不必要信号形态的图。 |
