发明名称 用于混合信号集成电路中单管脚复位的系统和方法
摘要 一种用于提供一个混合信号集成电路中单管脚复位的系统和方法被加以说明。所述系统和方法提供一个集成电路中的单复位信号/管脚,其被用来产生混合信号集成电路模拟和数字电路/部的全部内部复位。在一种方式中,一个固态机器产生一个用于锁相环合成器的复位信号和一个数字复位信号,前述复位信号被用来为所述模拟和数字电路产生内部系统时钟,并且后述数字复位信号向集成电路的各种数字部电路提供复位信号。优选地,提供比PLL复位信号较长时间周期的芯片复位信号,以便于在数字逻辑电路被钟控之前,确保PLL正在运行且在产生时钟信号。
申请公布号 CN1459191A 申请公布日期 2003.11.26
申请号 CN01815884.6 申请日期 2001.09.13
申请人 汤姆森许可公司 发明人 D·L·阿尔贝安
分类号 H04N5/46;H03K17/22 主分类号 H04N5/46
代理机构 中国专利代理(香港)有限公司 代理人 王岳;张志醒
主权项 1.在一个其特征在于模拟信号电路和数字信号电路的混合数字集成电路中,一种既将模拟信号电路又将数字信号电路进行复位的方法包括:向所述集成电路提供一个主复位信号;响应于所述主复位信号,产生一个第一预定时间周期的时钟复位信号,所述时钟复位信号可被操作,以便于在所述第一预定时间周期内,停止由模拟信号电路产生多个系统时钟,并且在所述第一预定时间周期之后,允许由所述模拟信号电路产生多个系统时钟;以及响应于所述主复位信号,产生一个第二预定时间周期的数字复位信号,所述数字复位信号可被操作,以便于在所述第二预定时间周期内,使数字信号电路维持在一个空闲状态,并且在所述第二预定时间周期之后,使所述数字信号电路在一个公知的状态下启动,所述第二预定时间周期大于所述第一预定时间周期。
地址 法国布洛涅