发明名称 非挥发性半导体记忆装置
摘要 本发明系提供一种可靠性高之非挥发性半导体记忆装置。非挥发性半导体记忆装置系,系具备有电容器(250)。电容器(250)系包含有:下电极(203)、第二介电质层204、以及在下电极(203)上隔着第二介电质层(204)而部分形成的上电极(205)。上电极(205)系具有:位于相对离矽基板(1)较远位置处的第一顶面(241t)、以及位于相对距矽基板(1)较近位置处的第二顶面242t。第二介电质层(204)系具有依序层积第一氧化矽膜(104a)、氮化矽膜(104b)、第二氧化矽膜(104c)的构造。
申请公布号 TW561625 申请公布日期 2003.11.11
申请号 TW091107327 申请日期 2002.04.11
申请人 三菱电机股份有限公司 发明人 福本敦;清水悟
分类号 H01L29/78 主分类号 H01L29/78
代理机构 代理人 赖经臣 台北市松山区南京东路三段三四六号一一一二室
主权项 1.一种非挥发性半导体记忆装置,系具备有:半导体基板;形成于上述半导体基板上的非挥发性记忆胞电晶体;以及形成于上述半导体基板上的电容器;其中,上述非挥发性记忆胞电晶体,系包括有:隔着闸绝缘膜形成于上述半导体基板上的浮置闸极;形成于上述浮置闸极上的第一介电质层;以及形成于上述第一介电质层上的控制闸极;上述电容器系具备有:形成于上述半导体基板上的下电极;形成于上述下电极上的第二介电质层;以及在上述下电极之上且隔着第二介电质层而部分形成的上电极;上述浮置闸极与上述下电极系包含有配置于同一层的导电层;上述第一介电质层与第二介电质层系包含有配置于同一层的介电质层;上述控制闸极与上电极系包含有配置于同一层的导电层;上述上电极系包括有:配置于相对较远离上述半导体基板的部分处之第一顶面;以及依连接于上述第一顶面之方式而形成于上述半导体基板上且相对较靠近上述半导体基板之部分处的第二顶面。2.如申请专利范围第1项之非挥发性半导体记忆装置,其中上述第一介电质层与上述第二介电质层系具有依序层积第一氧化矽膜、氮化矽膜、第二氧化矽膜的构造。3.如申请专利范围第1项之非挥发性半导体记忆装置,系更具备有形成上述半导体基板上的层间绝缘层;在上述层间绝缘层上形成有到达上述半导体基板上的第一孔,与到达上述上电极之第二顶面上的第二孔。4.如申请专利范围第1项之非挥发性半导体记忆装置,其中上述半导体基板系具有主表面,且上述主表面、上述第一顶面、及上述第二顶面大致平行。5.如申请专利范围第1项之非挥发性半导体记忆装置,系更具备有形成于半导体基板上的分离绝缘膜;在上述分离绝缘膜上形成下电极与上电极。6.如申请专利范围第1项之非挥发性半导体记忆装置,系更具备有连接于上述下电极上的二极体。7.如申请专利范围第6项之非挥发性半导体记忆装置,其中上述二极体与上述下电极系依直接接触的方式,形成于同一层上。8.如申请专利范围第7项之非挥发性半导体记忆装置,系更具备有形成于上述半导体基板上的层间绝缘层;在上述层间绝缘层上形成有到达上述半导体基板的第一孔、到达上述上电极之上述第二顶面部分的第二孔、以及到达上述二极体的第三孔。9.如申请专利范围第1项之非挥发性半导体记忆装置,其中上述下电极系具有顶面与侧面;上述上电极系隔着上述第二介电质层,使上述下电极之上述顶面的其中一部分与上述侧面的其中一部分呈相对向状态。10.如申请专利范围第9项之非挥发性半导体记忆装置,其中上述上电极系隔着上述第二介电质层而面向于整体上述侧面。11.如申请专利范围第1项之非挥发性半导体记忆装置,系更具备有依包围上述上电极与上述下电极之方式,而形成于上述半导体基板上的外围层;上述外围层的顶面高度,大致等于上述上电极之第一顶面的高度。12.如申请专利范围第11项之非挥发性半导体记忆装置,其中上述外围层系由构成上述下电极、上述第二介电质层、及上述上电极之层相同的层所构成。13.如申请专利范围第1项之非挥发性半导体记忆装置,系更具备有形成上述非挥发性记忆胞电晶体的记忆胞区域,与形成上述电容器的周围区域。图式简单说明:图1为依照本发明实施形态1之非挥发性半导体记忆装置的平面图。图2为依照本发明实施形态1之非挥发性半导体记忆装置的记忆胞区域之平面图。图3为依照本发明实施形态1之非挥发性半导体记忆装置的周围区域之平面图。图4为依照本发明实施形态1之非挥发性半导体记忆装置的周围电路区域之平面图。图5为沿图2中之V-V线所观看到截面的示意图。图6为图5中Ⅵ所包围部分的放大截面图。图7为沿图2中Ⅶ-Ⅶ线所观看到截面的示意图。图8为沿图3中Ⅷ-Ⅷ线所观看到截面的示意图。图9为图8中Ⅸ所包围部分的放大截面图。图10为沿图4中X-X线所观看到截面的示意图。图11.15.19.23.27.31.35.39.43.47为表示图5所示记忆胞区域之制造方法,第1-10步骤之剖面图。图12.16.20.24.28.32.36.40.44.48为表示图7所示记忆胞区域之制造方法,第1-10步骤之剖面图。图13.17.21.25.29.33.37.41.45.49为表示图8所示记忆胞区域之制造方法,第1-10步骤之剖面图。图14.18.22.26.30.34.38.42.46.50为表示图10所示记忆胞区域之制造方法,第1-10步骤之剖面图。图51为依照本发明实施形态2之非挥发性半导体记忆装置之周围区域的平面图。图52为沿图51中之LII-LII线所观看到截面的示意图。图53为图52所示周围区域之制造方法的第1步骤之剖面图。图54为图52所示周围区域之制造方法的第2步骤之剖面图。图55为依照本发明实施形态3之非挥发性半导体记忆装置之周围区域的平面图。图56为依照本发明实施形态4之非挥发性半导体记忆装置之周围区域的平面图。图57为依照本发明实施形态5之非挥发性半导体记忆装置之周围区域的平面图。图58为沿图51中之LVIII-LVIII线所观看到截面的示意图。图59为图57与图58所示周围区域之制造方法的剖面图。图60为依照本发明实施形态6之非挥发性半导体记忆装置之周围区域的平面图。图61为习知非挥发性半导体记忆装置的剖面图。图62为供说明问题点用之非挥发性半导体记忆装置的剖面图。
地址 日本