| 主权项 |
1.一种浅沟渠隔离结构(Shallow Trench Isolation;STI)的制造方法,至少包括:提供一基材,其中该基材上设有一介电层堆叠结构;进行一定义步骤,去除部份之该介电层堆叠结构以及部份之该基材,藉以在该基材中形成复数个主动区域以及复数个浅沟渠隔离开口,并暴露出该基材之部分之一表面;以及施加复数个离子于该基材之该表面。2.如申请专利范围第1项所述之浅沟渠隔离结构的制造方法,其中该基材中已具有一深N井(Deep N Well)区域。3.如申请专利范围第2项所述之浅沟渠隔离结构的制造方法,其中该介电层堆叠结构系于该基材上依序堆积一垫氧化层以及一第一介电层。4.如申请专利范围第3项所述之浅沟渠隔离结构的制造方法,其中该第一介电层之材料系为氮化物。5.如申请专利范围第1项所述之浅沟渠隔离结构的制造方法,其中该定义步骤系利用一微影制程与一非等向性蚀刻程序来进行。6.如申请专利范围第1项所述之浅沟渠隔离结构的制造方法,其中在该定义步骤中,更包括将该介电层堆叠结构向内缩移(Pull Back)约100埃(Angstrom;)至约400埃。7.如申请专利范围第1项所述之浅沟渠隔离结构的制造方法,其中该些离子系为复数个三价离子。8.如申请专利范围第7项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为硼(Boron;B)。9.如申请专利范围第7项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为铟(Indium;In)。10.如申请专利范围第1项所述之浅沟渠隔离结构的制造方法,其中施加该些离子之一能量介于约20 KeV至约200 KeV之间。11.如申请专利范围第10项所述之浅沟渠隔离结构的制造方法,其中施加该些离子之一浓度介于约1011离子/平方公分到约1013离子/平方公分之间。12.一种浅沟渠隔离结构的制造方法,系于一基材表面进行一全面性离子植入(Blanket Ion Implantation),藉以平衡一NMOS驱动电流与一PMOS驱动电流,至少包括:提供该基材;利用一微影制程与与第一离子植入制程,在该基材中形成一深N井区域;依序在该基材上堆叠一垫氧化层以及一介电层堆叠结构;进行一定义步骤,系利用该徽影制程与一乾式蚀刻法,选择性蚀刻部分之该介电层堆叠结构与部份之该垫氧化层,并控制适当的蚀刻终点,藉以在该基材中形成复数个浅沟渠隔离开口以及复数个主动区域,并暴露出该基材之部分之一表面;向内缩移该介电层堆叠结构与该垫氧化层;以及进行一第二离子植入制程,系于该基材之该表面进行该全面性离子植入,以植入复数个离子。13.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中该基材系为一P型基材。14.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中该垫氧化层系为一二氧化矽(SiO2)层。15.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中该介电层堆叠结构系包括一氮化矽(SiNx)层。16.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中该介电层堆叠结构系于该垫氧化层上依序堆积一氮化矽(SiNx)层以及一氮氧化物(Oxynitride)层。17.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中向内缩移该介电层堆叠结构与该垫氧化层之步骤中,系将该介电层堆叠结构与该垫氧化层向内缩移约100埃至约400埃。18.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中该些离子系为复数个三价离子。19.如申请专利范围第18项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为硼。20.如申请专利范围第18项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为铟。21.如申请专利范围第18项所述之浅沟渠隔离结构的制造方法,其中该第二离子植入制程系施加一能量介于约20 KeV至约200KeV之间。22.如申请专利范围第18项所述之浅沟渠隔离结构的制造方法,其中该第二离子植入制程系施加一浓度介于约每平方公分1011离子/平方公分到约1013离子/平方公分之间之该些离子。23.如申请专利范围第12项所述之浅沟渠隔离结构的制造方法,其中在该第二离子植入制程后,更包括形成一氧化层覆盖于该些主动区域上并填满该些浅沟渠隔离开口。24.一种浅沟渠隔离结构的制造方法,至少包括:提供一基材,其中该基材上已具有向内缩移之一介电层堆叠结构以及复数个浅沟渠隔离开口;以及施加复数个离子于该基材之一表面。25.如申请专利范围第24项所述之浅沟渠隔离结构的制造方法,其中该基材中已具有一深N井区域。26.如申请专利范围第24项所述之浅沟渠隔离结构的制造方法,其中该介电层堆叠结构系于该基材上依序堆积一垫氧化层以及一介电层。27.如申请专利范围第24项所述之浅沟渠隔离结构的制造方法,其中该些离子系为复数个三价离子。28.如申请专利范围第27项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为硼。29.如申请专利范围第27项所述之浅沟渠隔离结构的制造方法,其中该些三价离子系为铟。30.如申请专利范围第24项所述之浅沟渠隔离结构的制造方法,其中施加该些离子之一能量介于约20 KeV至约200 KeV之间。31.如申请专利范围第24项所述之浅沟渠隔离结构的制造方法,其中施加该些离子之一浓度介于约1011离子/平方公分到约1013离子/平方公分之间。图式简单说明:第1图至第3图系绘示习知技术在CMOS中进行浅沟渠隔离结构的制程剖面图;第4图为习知技术之N/P比値关系图;第5图至第8图系绘示依据本发明之一较佳实施例在CMOS中进行浅沟渠隔离结构的制程剖面图;第9图系绘示依据本发明之一较佳实施例之N/P比値关系图;以及第10图系绘示本发明之一较佳实施例之全面性离子植入的浓度与N/P比値之关系图。 |
