| 主权项 |
1.一种符号时序回复电路,系用以接收一同相讯号及一正交讯号,并依据同相讯号分量及正交讯号分量来寻找、输出一符号周期中之一最佳取样点(ideal sampling point),包括:一转换値产生电路,系利用两相邻符号中之同一取样点之同相讯号及正交讯号来产生一对应该取样点之转换値;一选择电路,系电连于该转换値产生电路,用以接收该转换値产生电路所输出之转换値,并依据取样点之顺序将该转换値依序输出;复数个累加器,系用以分别接收来自该选择电路所输出之各取样点所对应之转换値,其中,该等累加器之个数系相同于取样点个数,且每一累加器系用以累加两相邻符号中之同一取样点之转换値,以获致每一取样点所对应之累计値;及一比较模组,系电连于该等累加器,用以接收该等累加器所输出之累计値,并将其加以比较,以获致一最大累计値,该最大累计値所对应之取样点即是最佳取样点。2.如申请专利范围第1项所述之符号时序回复电路,其中,该符号时序回复电路系更包含一锁相回路,该锁相回路系藉由上述比较模组所输出之最佳取样点位置来进行时序调整,据以正确地进行时序回复。3.如申请专利范围第1项所述之符号时序回复电路,其中,该转换値产生电路系包含一第一运算电路、及一第二运算电路,其中,该第一运算电路系依据同相讯号分量及正交讯号分量,分别产生一第一转换分量、及一第二转换分量;该第二运算电路系依据该第一转换分量及第二转换分量来产生该转换値。4.如申请专利范围第3项所述之符号时序回复电路,其中,该第一转换分量系等于在同一取样点下,相邻两符号之同相讯号分量的乘积加上该两符号之正交讯号分量的乘积;该第二转换分量系等于在同一取样点下,相邻两符号之前一符号的同相讯号分量与目前符号的正交讯号分量乘积减去目前符号之同相讯号分量与前一符号之正交讯号分量的乘积;而该转换値系等于该第一转换分量之平方値加上该第二转换分量之平方値。5.如申请专利范围第1项所述之符号时序回复电路,其中,该选择电路系为解多工器。6.如申请专利范围第1项所述之符号时序回复电路,其中,每一符号周期中系具有25个取样点,亦即取样速率为符号速率的25倍。7.一种符号时序回复电路,系用以接收一同相讯号及一正交讯号,并依据同相讯号分量及正交讯号分量来寻找、输出一符号周期中之一最佳取样点(ideal sampling point),包括:一转换値产生电路,系利用两相邻符号中之同一取样点之同相讯号分量及正交讯号分量来产生一对应该取样点之转换値;一运算电路,系电连于该转换値产生电路,用以接收该转换値产生电路所输出之转换値,并将其与另一转换値相加输出;复数个延迟电路,系分别串列连接,其最前与最后之延迟电路系分别电连于该运算电路,上述另一转换値系由该最后延迟电路所输出,该等延迟电路经一一定时间后,则分别输出一由取样点对应之转换値所累计之累计値;及一比较模组,系电连于该等延迟电路,用以接收该等延迟电路所输出之累计値,并将其加以比较,以获致一最大累计値,该最大累计値所对应之取样点即是最佳取样点。8.如申请专利范围第7项所述之符号时序回复电路,其中,该符号时序回复电路系更包含一锁相回路,该锁相回路系藉由上述比较模组所输出之最佳取样点位置来进行时序调整,据以正确地进行时序回复。9.如申请专利范围第7项所述之符号时序回复电路,其中,该转换値产生电路系包含一第一运算电路、及一第二运算电路,其中,该第一运算电路系依据同相讯号分量及正交讯号分量,分别产生一第一转换分量、及一第二转换分量;该第二运算电路系依据该第一转换分量及第二转换分量来产生该转换値。10.如申请专利范围第9项所述之符号时序回复电路,其中,该第一转换分量系等于在同一取样点下,相邻两符号之同相讯号分量的乘积加上该两符号之正交1讯号分量的乘积;该第二转换分量系等于在同一取样点下,相邻两符号之前一符号的同相讯号分量与目前符号的正交讯号分量乘积减去之目前符号之同相讯号分量与前一符号之正交讯号分量的乘积;而该转换値系等于该第一转换分量之平方値加上该第二转换分量之平方値。11.如申请专利范围第7项所述之符号时序回复电路,其中,该运算电路为加法器。12.如申请专利范围第7项所述之符号时序回复电路,其中,每一符号周期中系具有25个取样点,亦即取样速率为符号速率的25倍。13.一种符号时序回复方法,系依据相邻两符号之同相讯号分量及正交讯号分量来寻找一符号周期中之一最佳取样点,包括以下步骤:在同一取样点下,将相邻两符号之同相讯号分量的乘积加上该两符号之正交讯号分量的乘积,以获致一第一转换分量,同时,将该相邻符号之前一符号的同相讯号分量与目前符号的正交讯号分量乘积减去之前一符号之同相讯号分量与目前符号之正交讯号分量的乘积,以获致一第二转换分量;将该第一转换分量之平方値加上该第二转换分量之平方値,以获致一转换値;针对复数个符号,将同一取样点所对应之转换値加总,以获致一累计値;及比较出复数个累计値中之最大者,该最大累计値所对应之取样点即是最佳取样点。14.如申请专利范围第13项所述之符号时序回复方法,其中,每一符号周期中系具有25个取样点,亦即取样速率为符号速率的25倍。15.一种相位解调器,系包含:一射频电路,系用以接收一类比高频讯号并将其转换成一类比中频讯号;一类比数位转换器,系与该射频电路电连接,用以接收该类比中频讯号,并将其转换成数位讯号;一匹配滤波器,系与该类比数位转换器电连接,并依据该数位讯号来产生一同相讯号、及一正交讯号;一符号时序回复电路,系与该匹配滤波器电连接,并依据该同相讯号分量及正交讯号分量来求取一最佳取样点位置。16.如申请专利范围第15项所述之相位解调器,其中,该符号时序回复电路包括:一转换値产生电路,系利用两相邻符号中之同一取样点之同相讯号及正交讯号来产生一对应该取样点之转换値;一选择电路,系电连于该转换値产生电路,用以接收该转换値产生电路所输出之转换値,并依据取样点之顺序将该转换値依序输出;复数个累加器,系用以分别接收来自该选择电路所输出之各取样点所对应之转换値,其中,该等累加器之个数系相同于取样点个数,且每一累加器系用以累加两相邻符号中之同一取样点之转换値,以获致每一取样点所对应之累计値;及一比较模组,系电连于该等累加器,用以接收该等累加器所输出之累计値,并将其加以比较,以获致一最大累计値,该最大累计値所对应之取样点即是最佳取样点。17.如申请专利范围第16项所述之相位解调器,其中,该符号时序回复电路系更包含一锁相回路,该锁相回路系藉由上述比较模组所输出之最佳取样点位置来进行时序调整,据以正确地进行时序回复。18.如申请专利范围第16项所述之相位解调器,其中,该转换値产生电路系包含一第一运算电路、及一第二运算电路,其中,该第一运算电路系依据同相讯号分量及正交讯号分量,分别产生一第一转换分量、及一第二转换分量;该第二运算电路系依据该第一转换分量及第二转换分量来产生该转换値。19.如申请专利范围第18项所述之相位解调器,其中,该第一转换分量系等于在同一取样点下,相邻两符号之同相讯号分量的乘积加上该两符号之正交讯号分量的乘积;该第二转换分量系等于在同一取样点下,相邻两符号之前一符号的同相讯号分量与目前符号的正交讯号分量乘积减去目前符号之同相讯号分量与前一符号之正交讯号分量的乘积;而该转换値系等于该第一转换分量之平方値加上该第二转换分量之平方値。20.如申请专利范围第16项所述之相位解调器,其中,该选择电路系为解多工器。21.如申请专利范围第16项所述之相位解调器,其中,每一符号周期中系具有25个取样点,亦即取样速率为符号速率的25倍。图式简单说明:图1系习知相位解调器之构成电路的方块图。图2系本发明之符号时序回复方法的流程方块图。图3系复数个丛讯号转换成X-Y平面之模拟图,其中每一丛讯号系包含60个符号(即M=60),且每一符号中系包含25个取样点(N=25)。图4系本发明之较佳实施例之符号时序回复电路的构成说明图。图5系本发明之转换値产生电路之构成说明图。图6系本发明之符号时序回复电路的另一构成方块图。图7系本发明之另一符号时序回复电路的构成方块图。图8系本发明之相位解调器的构成方块图。 |
