| 主权项 |
1.一种半导体积体电路装置之制造方法,包含:(a)准备具有安定之分散状态之泥状研磨剂之步骤;(b)利用以纯水为主要成分之水溶液稀释前述泥状研磨剂之步骤;及(c)将刚以前述水溶液稀释后之泥状研磨剂供应至经过量产处理之晶圆之被处理面,以施行化学机械研磨处理之步骤。2.如申请专利范围第1项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系包含11~15重量%之二氧化矽者。3.如申请专利范围第2项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系包含11~13重量%之二氧化矽者。4.如申请专利范围第2项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系包含12重量%之二氧化矽者。5.如申请专利范围第1项之半导体积体电路装置之制造方法,其中前述泥状研磨剂与前述水溶液之混合比率系1(泥状研磨剂):1~1.2(水溶液)者。6.如申请专利范围第1项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液稀释后二小时以内供应至前述晶圆之被处理面者。7.如申请专利范围第6项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液稀释后10分钟以内供应至前述晶圆之被处理面者。8.如申请专利范围第7项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液稀释后10~15秒以内供应至前述晶圆之被处理面者。9.如申请专利范围第2项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂之pH値为10.5~11.5者。10.如申请专利范围第1项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用所含粒径1m以上之凝聚粒子浓度静置放置至20万个/0.5cc以下之泥状研磨剂。11.如申请专利范围第10项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用所含粒径1m以上之凝聚粒子浓度静止放置至5万个/0.5cc以下之泥状研磨剂。12.如申请专利范围第11项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用所含粒径1m以上之凝聚粒子浓度静止放置至2万个/0.5cc以下之泥状研磨剂。13.如申请专利范围第1项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用静止放置30日以上之泥状研磨剂者。14.如申请专利范围第13项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用静止放置40日以上之泥状研磨剂者。15.如申请专利范围第14项之半导体积体电路装置之制造方法,其中前述具有安定之分散状态之泥状研磨剂系使用静止放置45日以上之泥状研磨剂者。16.一种半导体积体电路装置之制造方法,包含:(a)准备含11~15重量%之二氧化矽之泥状研磨剂之步骤;(b)利用以纯水为主要成分之水溶液或药液稀释前述泥状研磨剂之步骤;及(c)将刚以前述水溶液或药液稀释后之泥状研磨剂供应至经过量产处理之晶圆之主面,以施行化学机械研磨处理,藉而于前述晶圆之主面形成研磨平坦化绝缘膜分离沟之步骤。17.如申请专利范围第16项之半导体积体电路装置之制造方法,其中前述泥状研磨剂与前述水溶液或药液之混合比率系1(泥状研磨剂):1~1.2(水溶液或药液)者。18.如申请专利范围第16项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液或药液稀释后二小时以内供应至前述晶圆之主面者。19.如申请专利范围第18项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液或药液稀释后10分钟以内供应至前述晶圆之主面者。20.如申请专利范围第19项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述水溶液或药液稀释后10~15秒以内供应至前述晶圆之主面者。21.如申请专利范围第16项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂中所含粒径1m以上之凝聚二氧化矽粒子浓度为20万个/0.5cc以下者。22.如申请专利范围第16项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂系事先静止放置30日以上者。23.如申请专利范围第16项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂系包含11~13重量%之二氧化矽者。24.如申请专利范围第23项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂系包含12重量%之二氧化矽者。25.一种半导体积体电路装置之制造方法,包含:(a)使用形成于晶圆之主面之耐氧化性绝缘膜作为遮罩,蚀刻前述晶圆之主面之元件分离区域,藉而在前述晶圆之主面之前述元件分离区域中形成沟之步骤;(b)将氧化矽系绝缘膜形成于包含前述沟之内部之前述晶圆的主面上之步骤;(c)以纯水稀释含11~15重量%之二氧化矽之泥状研磨剂之步骤;及(d)将刚以前述纯水稀释后之泥状研磨剂供应至完成前述(b)步骤之前述晶圆之主面上,以前述耐氧化性绝缘膜作为研磨之阻挡层,对前述氧化矽系绝缘膜施行化学机械研磨而选择地使前述氧化矽系绝缘膜残留于前述沟之内部,于前述元件分离区域形成研磨平坦化绝缘膜分离沟之步骤。26.如申请专利范围第25项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述纯水稀释后二小时以内供应至前述晶圆之主面者。27.如申请专利范围第26项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述纯水稀释后10分钟以内供应至前述晶圆之主面者。28.如申请专利范围第27项之半导体积体电路装置之制造方法,其中前述泥状研磨剂在以前述纯水稀释后10~15秒以内供应至前述晶圆之主面者。29.一种半导体积体电路装置之制造方法,包含:(a)准备含11~15重量%之二氧化矽之泥状研磨剂之步骤;及(b)一面将前述泥状研磨剂与以纯水为主成分之水溶液供应至经过量产处理之晶圆之主面,一面施行化学机械研磨处理之步骤。30.如申请专利范围第29项之半导体积体电路装置之制造方法,其中前述泥状研磨剂与前述水溶液之供应比率系1(泥状研磨剂):1~1.2(水溶液)者。31.如申请专利范围第29项之半导体积体电路装置之制造方法,其中前述泥状研磨剂中所含粒径1m以上之凝聚二氧化矽粒子浓度为20万个/0.5cc以下者。32.如申请专利范围第29项之半导体积体电路装置之制造方法,其中事先将前述泥状研磨剂静止放置30日以上者。33.如申请专利范围第29项之半导体积体电路装置之制造方法,其中前述(b)步骤系将研磨平坦化绝缘膜分离沟形成于前述晶圆之主面之步骤者。34.如申请专利范围第29项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂系含11~13重量%之二氧化矽者。35.如申请专利范围第34项之半导体积体电路装置之制造方法,其中前述(a)步骤之泥状研磨剂系含12重量%之二氧化矽者。图式简单说明:图1系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图2系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图3系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图4系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图5系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图6系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图7系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图8系表示氧化矽膜之化学机械研磨所使用之化学机械研磨装置之处理部之概略图。图9系表示图8所示之化学机械研磨装置之研磨剂供应管之概略图。图10系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图11系表示刮痕缺陷密度与泥状研磨剂浓度之关系之评估结果之图表。图12(a)、(b)系表示刮痕缺陷密度与泥状研磨剂浓度之关系之评估结果之图表。图13系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图14系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图15系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图16系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图17系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图18系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图19系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图20系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图21系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。图22系表示本发明一实施形态之半导体积体电路装置之制造方法之矽基板之重要部分剖面图。 |
