| 主权项 |
1.一种半导体装置,其包含有:具备藉由第1绝缘膜形成于半导体基板上的第1金属布线;与上述第1金属布线隔开间隔形成于上述第1绝缘膜上的熔丝;覆盖上述第1金属布线且于上述熔丝上具有第1开口的第2绝缘膜;形成于上述第2绝缘膜上的第2金属布线;覆盖上述第2金属布线与上述熔丝的第1钝化膜;及形成于上述第1钝化膜上,与上述第1钝化膜不同材质组成,且于上述熔丝上具有第2开口的第2钝化膜。2.如申请专利范围第1项之半导体装置,其中,上述半导体装置备有形成有记忆单元的记忆单元阵列部;及形成有上述熔丝的熔丝部;上述第1与第2金属布线系形成于上述记忆单元阵列部内。3.如申请专利范围第1项之半导体装置,其中,上述第1钝化膜包括,150nm以上300nm以下膜厚的氧化膜,上述第2钝化膜包括,500nm以上800nm以下膜厚的氮化膜。4.如申请专利范围第1项之半导体装置,其中,上述半导体装置,备有用以覆盖上述熔丝与上述第1金属布线的保护膜,及形成第1钝化膜以便用以覆盖上述保护膜。5.如申请专利范围第4项之半导体装置,其中,上述第2绝缘膜包括氧化膜,而上述保护膜包括150nm以上300nm以下膜厚的氮化膜。6.如申请专利范围第1项之半导体装置,其中,上述第1钝化膜系延伸于上述第1开口内,于上述熔丝上具有凹部,上述凹部的侧壁上形成侧壁绝缘膜。7.一种半导体装置,其包含有:具备藉由第1绝缘膜形成于半导体基板上的第1金属布线;与上述第1金属布线隔开间隔形成于上述第1绝缘膜上的金属搭接点层;覆盖上述第1金属布线与上述搭接点层的第2绝缘膜;形成于上述第2绝缘膜上的第2金属布线;与上述第2金属布线隔开间隔形成于上述第2绝缘膜上的熔丝;覆盖上述第2金属布线与上述熔丝的第1钝化膜;及形成于上述第1钝化膜上,与上述第1钝化膜不同材质组成,且于上述熔丝上具有开口的第2钝化膜。8.如申请专利范围第7项之半导体装置,其中,上述半导体装置备有形成有记忆单元的记忆单元阵列部;及形成有上述熔丝的熔丝部;上述第1与第2金属布线系形成于上述记忆单元阵列部内;上述金属搭接点层系形成于上述熔丝部内。9.如申请专利范围第7项之半导体装置,其中,上述第1钝化膜包括,150nm以上300nm以下膜厚的氧化膜,上述第2钝化膜包括,500nm以上800nm以下膜厚的氮化膜。10.如申请专利范围第7项之半导体装置,其中,于上述第1钝化膜中覆盖上述熔丝侧壁的部分上,形成侧壁绝缘膜。11.一种半导体装置,其包含有:具备藉由第1绝缘膜形成于半导体基板上的第1金属布线;与上述第1金属布线隔开间隔形成于上述第1绝缘膜上的金属搭接点层;覆盖上述第1金属布线与上述搭接点层的第2绝缘膜;形成于上述第2绝缘膜上的第2金属布线;与上述第2金属布线隔开间隔形成于上述第2绝缘膜上的熔丝;覆盖上述第2金属布线与上述熔丝的第1钝化膜;及用以覆盖上述第2金属布线与上述熔丝,形成于上述第1钝化膜上且与上述第1钝化膜不同材质组成的第2钝化膜。12.一种半导体装置之制造方法,其包含有:具备如下各步骤藉由第1绝缘膜于半导体基板上形成金属膜的步骤;藉由图案加工处理上述金属膜,形成第1金属布线与熔丝的步骤;形成用以覆盖上述第1金属布线与上述熔丝的第2绝缘膜的步骤;藉由蚀刻位于上述熔丝上的上述第2绝缘膜来形成第1开口的步骤;于上述第2绝缘膜上形成第2金属布线的步骤;形成用以覆盖上述第2金属布线与上述熔丝的第1钝化膜的步骤;于上述第1钝化膜上形成与上述第1钝化膜不同材质的第2钝化膜的步骤;及藉由蚀刻位于上述熔丝上的上述第2钝化膜来形成到达上述第1钝化膜的第2开口的步骤。13.如申请专利范围第12项之半导体装置之制造方法,其中,形成上述第2绝缘膜的步骤包括:形成用以覆盖上述第1金属布线与上述熔丝的与上述第2绝缘膜不同材质的保护膜的步骤;及形成上述第2绝缘膜于上述保护膜上的步骤,此外,形成上述第1开口的步骤包括:在上述保护膜上阻止上述第2绝缘膜的蚀刻的步骤。14.一种半导体装置之制造方法,其包含有:具备如下各步骤藉由第1绝缘膜于半导体基板上形成第1金属膜的步骤;藉由图案加工处理上述第1金属膜,形成第1金属布线与金属搭接点层的步骤;形成用以覆盖上述第1金属布线与上述金属搭接点层的第2绝缘膜的步骤;于上述第2绝缘膜上形成第2金属膜的步骤;藉由图案加工处理上述第2金属膜,形成第2金属布线与熔丝的步骤;形成用以覆盖上述第2金属布线与上述熔丝的第1钝化膜的步骤;于上述第1钝化膜上形成与上述第1钝化膜不同材质的第2钝化膜的步骤;及藉由蚀刻位于上述熔丝上的上述第2钝化膜来形成到达上述第1钝化膜的第2开口。图式简单说明:图1为显示本发明之实施形态1之半导体装置的制造步骤的第1步骤的剖面图。图2为显示本发明之实施形态1之半导体装置的制造步骤的第2步骤的剖面图。图3为显示本发明之实施形态1的半导体装置的剖面图。图4为显示本发明之实施形态3的半导体装置的特征性制造步骤的剖面图。图5为显示本发明之实施形态3的半导体装置的剖面图。图6为显示本发明之实施形态4的半导体装置的剖面图。图7为显示习知半导体装置的制造步骤的第1步骤的剖面图。图8为显示习知半导体装置的制造步骤的第2步骤的剖面图。图9为习知半导体装置的剖面图。 |
