发明名称 具有一半导性聚合物薄膜之记忆元件
摘要 一种记忆元件包含一半导性聚合物膜,其含有一有机掺杂剂。该半导性聚合物膜具有一第一面及一第二面。该记忆元件又包含一第一组电导体互相平行而接合于该半导性聚合物膜的第一面,及一第二组电导体亦互相平行而接合于该半导性聚合物膜的第二面。该第一与第二组电导体系互相垂直正交。且,一电荷会被定位于该有机掺杂剂中。
申请公布号 TW560052 申请公布日期 2003.11.01
申请号 TW091121460 申请日期 2002.09.19
申请人 惠普公司 发明人 詹姆斯 史塔席克
分类号 H01L27/105 主分类号 H01L27/105
代理机构 代理人 恽轶群 台北市松山区南京东路三段二四八号七楼;陈文郎 台北市松山区南京东路三段二四八号七楼
主权项 1.一种记忆元件,包含:一可形成一第一半导性聚合物膜的装置,具有一第一面及一第二面,其中该第一半导性聚合物膜包含一有机掺杂剂;一第一组电导体系互相平行而接合于该第一半导性聚合物膜的第一面;及一第二组电导体系互相平行而接合于该第一半导性聚合物膜的第二面,并与该第一组电导体互呈正交,其中有一电荷被定位于该有机掺杂剂上。2.如申请专利范围第1项之记忆元件,更包含:一基材具有一第一面及一第二面,其中该第二组电导体系被设在该基材的第一面上;一第三组电导体系互相平行而设在该基材的第二面上;一第二半导性聚合物膜,其包含一有机掺杂剂,而具有一第一面与一第二面,且该第一面接合于该第三组电导体;及一第四组电导体系互相平行,而接合于该第二半导性聚合物膜的第二面,并与第三组电导体互呈正交。3.如申请专利范围第1项之记忆元件,更包含:一第二半导性聚合物膜,其包含一有机掺杂剂,而具有一第一面与一第二面,且该第二半导性聚合物膜的第二面系电连接于第一组电导体;及一第三组电导体系互相平行,而接合于第二半导性聚合物膜的第一面,并与第二组电导体互呈正交。4.如申请专利范围第1项之记忆元件,更包含一个介电薄膜具有一聚合物膜面及一电导体面,该聚合物膜面系接合于第一半导性聚合物膜,而该电导体面系接合于第一组电导体。5.如申请专利范围第1项之记忆元件,其中该第一半导性聚合物层包含一有机掺杂剂,系在约0.1至50重量百分比的范围内。6.如申请专利范围第1项之记忆元件,更包含:一可在该半导性聚合物膜中产生定位电荷的装置;一可测出该极化电流之瞬间反应的装置;及一可抹除该定位电荷的装置。7.如申请专利范围第1项之记忆元件,其中该有机掺杂剂系选自下列组群:芳香烷烃、芳香基胺、联苯胺、烯胺、唑、腓、氧化二唑、三唑、唑、错合的花青、聚矽乙烯、聚锗乙烯、茀酮、二苯酚、、、恶二唑,及其混合物等。8.一种制造记忆元件的方法,包含:制成一第一半导性聚合物膜,其具有一第一面及一第二面,且该第一半导性聚合物膜包含一有机掺杂剂,其中一电荷会被定位于该半导性聚合物膜中;制成一第一组电导体,其乃互相平行而电连接于该第一半导性聚合物膜的第一面;及制成一第二组电导体,其乃互相平行而电连接于该第一半导性聚合物膜的第二面,并正交于第一组电导体。9.如申请专利范围第8项之方法,更包含:制成一基材,其具有一第一面及一第二面,而该第二组电导体系被设在该基材的第一面上;制成一第三组电导体,其乃互相平行而设在该基材的第二面上;制成一第二半导性聚合物膜,其具有一第一面及一第二面,而设在该基材的第二面上,并电连接于第三组电导体,且该第二半导性聚合物膜包含一有机掺杂剂;及制成一第四组电导体,其乃互相平行而电连接于第二半导性聚合物膜的第二面,并正交于第三组电导体。10.如申请专利范围第8项之方法,更包含:制成一第二半导性聚合物膜,其具有一第一面及一第二面,而此第二面系电连接于第一组电导体,且该第二半导性聚合物膜包含一有机掺杂剂;及制成一第三组电导体,其乃互相平行而电连接于第二半导性聚合物膜的第一面,并正交于第一组电导体。11.如申请专利范围第8项之方法,更包含制成一介电层其具有一聚合物膜面及一电导体面,该聚合物膜面系接合于第一半导性聚合物膜,而该电导体面系触接第一组电导体。12.一种使用一记忆元件的方法,包含:将一电荷注入一具有一第一面及一第二面的半导性聚合物膜中,其中该半导性聚合物膜包含一有机掺杂剂;测量该半导性聚合物膜中的电荷;及抹除该半导性聚合物膜中的电荷。13.如申请专利范围第12项之方法,其中测量电荷更包含以一预定时间和一预定量値来施加一电压脉冲通过该半导性聚合物膜的第一面和第二面,并测量其极化电流的瞬间反应。14.如申请专利范围第12项之方法,其中注入电荷更包含以一写入时间及一写入量値来施加一具有一写入极性的电压通过该半导性聚合物膜的第一面和第二面。15.如申请专利范围第12项之方法,其中抹除电荷更包含以一抹除时间及一抹除量値来施加一具有一抹除极性的电压通过该半导性聚合物膜的第一面和第二面。图式简单说明:第1a图为本发明一实施例之记忆元件的立体图;第1b图为本发明一实施例之记忆元件的截面图;第2图为本发明一实施例之记忆元件的截面图;第3图为本发明一实施例之记忆元件的截面图;第4图为本发明一实施例之记忆元件的截面图;第5图为本发明一实施例之记忆元件的立体图;第6图为本发明一实施例中施于一记忆元件之电压与时间的关系图;第7图为本发明一实施例中极化电流与时间的关系图;第8图为本发明一实施例之电脑系统的方块图;第9图为本发明一实施例之流体喷布系统的立体图;第10图为本发明一实施例之记忆元件制造方法的流程图;第11图为本发明一实施例之记忆元件使用方法的流程图。
地址 美国