包含具有改良存储器请求仲裁机制的存储器控制器的总线桥

摘要

公布了一种总线桥(102)，其包含具有改良的存储器请求仲裁机制的存储器控制器(210)。存储器控制器(210)接收各种请求以对主存储器(104)进行读取或写入。在一特定实施例中，存储器控制器(210)可经配置而将这些进入的请求分类为页面触击请求、页面遗漏存储体请求、页面遗漏不同芯片选择请求及页面冲突请求。存储器控制器(210)经配置而基于等待时间来将这些请求优先化。页面触击请求具有比页面遗漏存储体请求更高的仲裁优先级，页面遗漏存储体请求具有比页面遗漏不同芯片选择请求更高的仲裁优先级，页面遗漏不同芯片选择请求具有比页面冲突请求更高的仲裁优先级。由于存储器控制器(210)基于优先级而提供请求服务，从而强化了诸如SDRAM总线的存储器总线(106)的使用。

主权项

1.一种总线桥(102)，包括：用于控制存取存储器(104)的存储器控制器(210)；连接至该存储器控制器(210)的处理器总线接口(204)，其中该处理器总线(204)在该存储器控制器(210)及处理器(101)之间提供接口；连接至该存储器控制器(210)的第一外围总线接口(212)，其中该第一外围总线接口在该存储器控制器(210)及第一外围总线(114)之间提供接口；其中该存储器控制器(210)经配置以从该处理器总线接口(204)及第一外围总线接口(212)接收多个进入的请求并在其中进行仲裁，其中该存储器控制器(210)将所述多个进入的请求分类成为页面触击请求、页面遗漏存储体请求及页面遗漏不同芯片选择请求，其中该存储器控制器(210)经配置而为该页面触击请求提供比该页面遗漏存储体请求更高的仲裁优先级，并且其中该存储器控制器(210)经配置而为该页面遗漏存储体请求提供比该页面遗漏不同芯片选择请求更高的仲裁优先级。