| 主权项 |
1.一种记忆体单元,其具有:一基底,一形成于基底中之源极区,一形成于基底中之汲极区,一通道区,其位于源极区与汲极区之间并具有一可变导电率,一源极端控制闸,其至少于通道区中一毗连源极区之源极端边缘部分上部分延伸,且其设计以改变源极端边缘部分之导电率,一汲极端控制闸,其至少于通道区中一毗连汲极区之汲极端边缘部分上部分延伸,且其设计以改变汲极端边缘部分之导电率,一注入闸,其系配置于源极端控制闸与汲极端控制闸之间、与汲极端控制闸呈电性绝缘、于通道区中一中央部分上延伸且其设计以改变中央部分之导电率,中央部分于通道区之源极端边缘部分与汲极端边缘部分之间延伸,一源极端储存元件,其至少于源极端边缘部分与源极端控制闸之间延伸,以及一汲极端储存元件,其至少于汲极端边缘部分与汲极端控制闸之间延伸,一闸极氧化物配置,其至少具有一个闸极氧化层,该至少一个闸极氧化层一方面于基底与源极端控制闸之间延伸,另一方面于汲极端控制闸与注入闸之间延伸。2.如申请专利范围第1项之记忆体单元,其中该储存元件具有氮化矽。3.如申请专利范围第1或2项之记忆体单元,其中该储存元件具有二氧化矽。4.如申请专利范围第1项之记忆体单元,其中该储存元件系一由一第一二氧化矽层、一形成于第一二氧化矽层上之氮化矽层、以及一形成于氮化矽层上之第二二氧化矽层所构成之ONO层之整合部件。5.如申请专利范围第4项之记忆体单元,该闸极氧化层系形成于一具有该第一二氧化矽层之片断中。6.如申请专利范围第1项之记忆体单元,其中该源极端控制闸和汲极端控制闸系彼此呈电性连接。7.如申请专利范围第1项之记忆体单元,其中该通道区具有一n型通道。8.如申请专利范围第1项之记忆体单元,其中该通道区具有一p型通道。9.一种用于程式化一如申请专利范围第1至8项其中一项之记忆体单元的方法,其中一具有一源极电压値之电性源极电压系施加至源极区,且一具有一汲极电压値之电性汲极电压系施加至汲极区,该源极电压値与汲极电压値系不同的,一电性注入闸电压,其具有一施加至该注入闸之注入闸电压値,以及一电性源极控制闸电压,该电性源极控制闸电压具有一施加至源极端控制闸之源极控制闸电压値,以及一电性汲极控制闸电压,该电性汲极控制闸电压具有一施加至汲极端控制闸之汲极控制闸电压値。该源极控制闸电压値及该汲极控制闸电压値的蒐集方式都是针对绝对値,而不是相对于该注入闸电压。10.如申请专利范围第9项之方法,其中该源极控制闸电压値与汲极控制闸电压値系相同的。图式简单说明:图1表示一根据本发明第一具体实施例之记忆体单元,其中程式化汲极端储存元件,图2表示图1中之记忆体单元,其中源极端储存元件和汲极端储存元件之记忆内容系予以抹除,图3a表示一根据本发明第二具体实施例之记忆体单元在制造期间之第一制造状态中的剖面图,图3b表示一根据本发明第二具体实施例之记忆体单元在制造期间之第二制造状态中的剖面图,图3c表示一根据本发明第二具体实施例之记忆体单元在制造期间之第三制造状态中的剖面图,图3d表示一根据本发明第二具体实施例之记忆体单元在制造期间之第四制造状态中的剖面图,图3e表示一根据本发明第二具体实施例之记忆体单元在完成制造状态中的剖面图,图3f表示两根据以上本发明之记忆体单元,与图3e所示之记忆体相同。 |
