| 主权项 |
1.一种唯读记忆体,包括复数个字元线(word line),该些字元线系相互平行,该唯读记忆体系包括K个记忆区块,该K个记忆区块之一为一第n个记忆区块,该第n个记忆区块包括:一第一主位元线BL(n);复数个第一选择开关及复数个第二选择开关,系分别由一第一选择线及第二选择线所控制;一第一次位元线SB1(n)、第二次位元线SB2(n)、第三次位元线SB3(n)及第四次位元线SB4(n),当该些第一选择开关导通(turnon)时,该第一主位元线BL(n)系电性连接至该第二次位元线SB2(n)与该第三次位元线SB3(n),而当该些第二选择开关导通时,该第一主位元线BL(n)系电性连接至该第三次位元线SB3(n)与该第四次位元线SB4(n);复数个第一辅助开关与复数个第二辅助开关,该些第一辅助开关系由一第一辅助线SL1所控制,而该些第二辅助开关系由一第二辅助线SL2所控制,至少部分之该些第一辅助开关与该第二辅助开关系具有低临界电压;以及复数个记忆单元(memory cell),系由该些字元线所控制,每个记忆单元系位于相邻之两个次位元线之间。2.如申请专利范围第1项所述之唯读记忆体,其中,具有低临界电压之该些第一辅助开关,系与具有高临界电压之该些第一辅助开关彼此间隔配置。3.如申请专利范围第2项所述之唯读记忆体,其中,具有低临界电压之该些第二辅助开关,系与具有高临界电压之该些第二辅助开关彼此间隔配置。4.如申请专利范围第3项所述之唯读记忆体,其中,该些第一辅助开关与该些第二辅助开关系交错式排列。5.如申请专利范围第1项所述之唯读记忆体,该唯读记忆体更包括:一第二主位元线GL(n);复数个第三选择开关及复数个第四选择开关,系分别由一第三选择线及一第四选择线所控制,当该些第三选择开关导通时,该第二主位元线GL(n)系电性连接至一第n-1个记忆区块之一第四次位元线SB4(n-1)与该第一次位元线SB1(n),而当该些第四选择开关导通时,该第二主位元线GL(n)系电性连接至该第一次位元线SB1(n)与该第二次位元线SB2(n);以及复数个第三辅助开关与复数个第四辅助开关,该些第三辅助开关系由一第三辅助线AL3所控制,而该些第四辅助开关系由一第四辅助线AL4所控制,至少部分之该些第三辅助开关与该第四辅助开关系具有低临界电压。6.如申请专利范围第5项所述之唯读记忆体,其中具有低临界电压之该些第三辅助开关系与具有高临界电压之该些第三辅助开关彼此间隔配置。7.如申请专利范围第6项所述之唯读记忆体,其中具有低临界电压之该些第四辅助开关系与具有高临界电压之该些第四辅助开关彼此间隔配置。8.如申请专利范围第7项所述之唯读记忆体,其中,该些第三辅助开关与该些第四辅助开关系交错式排列。9.一种读取唯读记忆体的方法,该唯读记忆体包括复数个字元线(word line),该些字元线系相互平行,该唯读记忆体系包括K个记忆区块,该K个记忆区块之一为一第n个记忆区块,该第n个记忆区块包括:一第一主位元线BL(n)与一第二主位元线GL(n)、及一第一、第二、第三与第四次位元线SB1(n)~SB4(n);复数个第一及第二选择开关,系分别由一第一及第二选择线所控制;复数个第一及第二辅助开关,系分别由由一第一辅助线AL1及第二辅助线AL2所控制,至少部分之该些第一及第二辅助开关系具有低临界电压;以及复数个记忆单元,系由该些字元线所控制,每个记忆单元系位于相邻之两个次位元线之间;该读取唯读记忆体之该第n个记忆区块中所选定之该些记忆单元之一的方法包括:使该第一主位元线BL(n)受一感测放大器之驱动,并使一第n+1段记忆区块之一第二主位元线GL(n+1)连接至接地端;致能该选定之记忆单元所对应之该字元线;致能该选定之记忆单元所对应之该第一选择线或该第二选择线,以使该些第一选择开关或该些第二选择开关导通,当该些第一选择开关导通时,该第一主位元线BL(n)系电性连接至该第二次位元线SB2(n)与该第三次位元线SB3(n),而当该些第二选择开关导通时,该第一主位元线BL(n)系电性连接至该第三次位元线SB3(n)与该第四次位元线SB4(n);致能该选定之记忆单元所对应之该第三选择线或该第四选择线,以使该些第三选择开关或该些第四选择开关导通,当该些第三选择开关导通时,该第二主位元线GL(n+1)系电性连接至该第四次位元线SB4(n)与一第n+1个记忆区块之一第一次位元线SB1(n+1),而当该些第四选择开关导通时,该第二主位元线GL(n+1)系电性连接至该第一次位元线SB1(n+1)与该第二次位元线SB2(n+1);以及致能该选定之记忆单元所对应之该第一辅助线AL1或该第二辅助线AL2,以使该些第一辅助开关或该些第二辅助开关导通;其中,当一电流流经该选定之记忆单元时,该电流至少更流过导通之该些第一辅助开关或该些第二辅助开关之一。10.如申请专利范围第9项所述之方法,其中,该唯读记忆体更包括复数个第三及第四辅助开关,系分别由一第三辅助线AL3.第四辅助线AL4所控制,至少部分之该些第三及第四辅助开关系具有低临界电压;该读取唯读记忆体之该第n个记忆区块中所选定之该些记忆单元之一的方法更包括:致能该选定之记忆单元所对应之该第三辅助线AL3或该第四辅助线AL4,以使该些第三辅助开关或该些第四辅助开关导通,至少部分之该些第三及第四辅助开关系具有低临界电压;其中,当一电流流经该选定之记忆单元时,该电流至少更流过导通之该些第三辅助开关或该些第四辅助开关之一。图式简单说明:第1图绘示传统之唯读记忆体的等效电路图;第2图绘示乃依照本发明一较佳实施例的一种唯读记忆体的电路图;第3A图绘示读取记忆单元B时之第2图之简化电路图;以及第3B图为第3A图之等效电路图。 |
