| 主权项 |
1.一种半导体装置的制造方法,包括:在晶圆上形成第一低介电常数膜,使该膜的边缘与沿晶圆圆周的第一位置一致;在该第一低介电常数膜及晶圆上形成第一保护膜,该第一保护膜的气体透过率较该第一低介电常数膜低,其缘与前述第一位置更外侧的二位置一致;以及在该第一保护膜上形成第二低介电常数膜,该第二低介电常数膜的边缘与前述之第一位置大略一致。2.如申请专利范围第1项所述的半导体装置的制造方法,其特征为,再于该第二低介电常数膜上形成第二保护膜,该第二保护膜的边缘与前述之第二位置大略一致。3.如申请专利范围第1项所述之半导体装置的制造方法,其特征为,增加在该第一低介电常数膜上形成配线图案之步骤,前述第二位置与配线图案的形成时使用之光阻层的切边位置一致。4.如申请专利范围第3项所述之半导体装置的制造方法,其特征为,该光阻层的切边位置为在曝光程序设定的位置。5.如申请专利范围第1项所述之半导体装置的制造方法,其特征为,更于该第一保护膜形成之前,先进行该第一低介电常数膜的排气程序。6.如申请专利范围第1项所述之半导体装置的制造方法,其特征为,该第一保护膜用电浆CVD法形成。7.一种半导体装置的制造方法,包括:在晶圆上形成介电常数K<3的第一低介电常数膜;将该第一低介电常数膜的边缘,在沿晶圆圆周的第一切边位置切割;在该晶圆及第一低介电常数膜上形第一保护膜,该第一保护膜的气体透过率较该第一低介电常数膜更低将该第一保护膜的边缘,在该第一切边位置更外侧以第二切边位置切除;以及在该第一保护上形成K<3的第二低介电常数膜,该第二低介电常数膜的边缘在前述之第一切边位切割。8.如申请专利范围第7项所述之半导体装置的制造方法,其特征为,再于该第二低介电常数膜上形成第二保护膜,该第二保护膜的边缘在上述的第二切边位置切割。9.如申请专利范围第7项所述之半导体装置的制造方法,其特征为,再于第一低介电常数膜上形成配线图案,该第二切边位置与配线图案形成时使用之光阻层的切边位置一致。10.如申请专利范围第9项所述之半导体装置的制造方法,其特征为,该光阻层的切边位置为在曝光程序设定的位置。11.如申请专利范围第7项所述之半导体装置的制造方法,其特征为,更于该第一保护膜形成之前,先进行该第一低介电常数膜排气程序。12.如申请专利范围第7项所述之半导体装置的制造方法,其特征为该第一保护膜用电浆CVD法形成。13.一种晶圆结构体,包括:一晶圆;一第一低介电常数膜,位于该晶圆上,该第一低介电常数膜的边缘位在沿该晶圆圆周的第一切边位置;一第一保护膜,位于该第一低介电常数膜上,该第一保护膜的边缘位在前述第一切边位置外侧的第二侧的第二切边位置;以及一第二低介电常数膜,位于该第一保护膜上,该第二低介电常数膜的边缘位在前述第一切边位置14.申请专利范围第13项所述之晶圆结构体,其特征为:该低介电常数膜的介电常数在3以下。15.如申请专范围第13项所述之晶圆结构体,其特征为:该第一保护膜的气体透过性,比第一低介电常数膜更低。16.如申请专利范围第13项所述的晶圆结构体,其特征为:该第一保护膜为SiN、SiC、SiO2.SiOC、SiOF或为SiON的CVD层。17.一种晶圆结构体,包括:一晶圆;在该晶圆上形成的复数低介电常数膜;以及复数保护膜,分别覆盖上述的复数低介电常数膜,该些保护膜的边缘位在其对应的低介电常数膜之边缘之更外侧的大略一定之位置,且至少需有二个低介电常数膜的切边位置成大略一致。18.如申请专利范围第17项所述之晶圆结构体,其特征为该些低介电常数膜的介电常数在3以下。19.如申请专利范围第17项所述之晶圆结构体,其特征为该些保护膜的气体透过性,比低介电常数膜更低。20.如申请专利范围第17项所述之晶圆结构体,其特征为该些保护膜为SiN、SiC、SiO2.SiOC、SiOF或SiON的CVD层。图式简单说明:第1A图及第1B图,绘示习知的多层配线构造的层间绝缘膜照原样使用Low-k膜的构造。第2A图及第2B图,绘示为保护Low-k膜的侧壁,上层的膜之边缘位置往外侧配置之习知的晶圆之构造。第3A~3F图,绘示本发明第一实施例的半导体装置的制造工程。第4A及第4B,绘示第3A图中的Low-k膜的边缘位置之控制的一例。第5A及第5B图,绘示第3B图中的光阻层的边缘位置之控制的一例。第6A~6I图,绘示本发明的第二实施例的半导体装置的制造工程。 |
