主权项 |
1.一种移相电路,将输入讯号之相位偏离预定时间而输出,其特征在于该电路系由以下所构成:使输入讯号延迟预定时间之第1延迟电路;使前述输入信号之反转信号延迟预定时间之第2延迟电路;及用以从前述第1及第2延迟电路的输出信号获得相位相对于输入信号偏离预定时间之讯号的讯号处理电路。2.如申请专利范围第1项之移相电路,其中,前述第1延迟电路系由:接受输入讯号而开关(on-off)之第1开关(switch);由定电流源来的定电源对之充电,且由第1开关使之放电的第1电容器;及比较第1电容器的充电电压与基准电压,而可获得与输入讯号相比上升时间偏离预定时间之输出的第1比较电路所构成,前述第2延迟电路系由:接受输入讯号而开关之第2开关;由定电流源来的定电流对之充电,由第2开关使之放电的第2电容器;及比较第1电容器的充电电压与基准电压之第2比较电路所构成。3.如申请专利范围第2项记载之移相电路,其中,前述讯号处理电路系由一方之比较电路输出来设定(set),由另一方之比较电路输出来重置(reset)之正反器。4.如申请专利范围第2项记载之移相电路,其中,前述讯号处理电路系具有:采用两比较电路输出之排他性[或](or)或是[或]之逻辑电路;及将该逻辑电路输出分频之分频电路。5.一种调频检波电路,其特征系由来自申请专利范围第2至4项中任一项之移相电路的输出与输入讯号进行调频检波。6.一种调频检波电路,其特征系包含:申请专利范围第1项之移相电路,及对输入讯号及该移相电路的输出做乘算之乘法器。7.如申请专利范围第2至4项中任一项之移相电路,其中,前述基准电压系藉由数位/类比转换外部资料而生成。8.如申请专利范围第5项之调频检波电路,其中,前述基准电压系藉由数位/类比转换外部资料而生成。图式简单说明:第1图为实施型态结构的方块图。第2图为相同实施型态之各部分波形图。第3图为其他实施型态之结构图。第4图为检波电路之结构图。第5(A)图为表示检波电路之输入频率与相位差之关系之图。第5(B)图为表示移相电路之频率与相位差之关系之图。第6图为表示另一实施形态之架构之图。第7图为表示又另一实施形态之架构之图。 |