| 摘要 |
一种双电压三态缓冲器电路，包括三态逻辑控制单元、位准移位器、以及后置驱动器电路。三态逻辑控制单元操作在低供应电压。位准移位器接收来自三态逻辑控制单元之一或复数输入信号，且与输出控制电路一起操作，用以控制位准移位器之两差动输出端。后置驱动器电路具有串联之PMOS电晶体及NMOS电晶体，且由位准移位器之两该差动输出端所驱动。其中，位准移位器、输出控制电路、以及后置驱动器电路操作在高供应电压。当三态逻辑控制单元产生复数输入信号以使后置驱动器电路处于高阻抗状态时，输出控制电路与位准移位器一起操作来关闭PMOS及NMOS电晶体，以使位准移位器隔离于高供应电压。 |
