发明名称 可程式规划之处理单元
摘要 通常,在一态样中,本揭示叙述一处理单元,其包括一用以储存由该处理单元所接收到之资料的输入缓冲器,一记忆体,一耦接至该输入缓冲器及该记忆体的算术逻辑单元,一输出缓冲器,以及可存取程式指令之控制储存的控制逻辑,该控制逻辑处理指令包括从输入缓冲器转移资料至该记忆体的指令,以及致使该算术逻辑单元对由该记忆体及该输入缓冲器的至少其中一者所提供之运算元实施运算的指令,将该运算的结果输出至该记忆体及该输出缓冲器之至少其中一者的指令。
申请公布号 TW200818831 申请公布日期 2008.04.16
申请号 TW096104841 申请日期 2007.02.09
申请人 英特尔股份有限公司 发明人 瓦伊第 裴嘉利;威廉 汉森普劳;吉尔伯 渥里奇;丹尼尔 卡特;维诺德 哥帕
分类号 H04L9/00(2006.01);G06F15/76(2006.01) 主分类号 H04L9/00(2006.01)
代理机构 代理人 林志刚
主权项
地址 美国