| 摘要 |
本发明系将两种型式的指令间隙规格定义成第一和第二指令间隙规格。而分别将该第一指令间隙规格定义为授予给相同组合排上之前行指令与随后指令间的关系，而将该第二指令间隙规格定义为授予给不同组合排上之前行指令与随后指令间的关系。至于该第二指令间隙规格，由于前行指令与随后指令之间的标的组合排是不相同的，故能够在该前行指令之后的各行电路预充(例如某一共同I/O导线的预充)期间执行随后指令。因此，在施行该第二指令间隙规格的例子里实质上缩短了各指令间隙。除此之外，定义出成对的组合排当作各组合排对，并将前述第一和第二指令间隙规格应用在各组合排对上，以致该DRAM装置具有很小的晶片尺寸。 |
