发明名称 锁存电路
摘要 描述了适合于用于差分模式的低电压锁存电路,用2.5V供电电压和200mV-300mV的摆动幅度。使用了两个反相器,每个具有同相和反相输入端,以及同相和反相输出端。同相输出端被连接到或门(OR)结构的输入端,以及反相输出端被连接到另一个或门结构的输入端。一个反相器的输入端构成锁存器的输入端。另一个反相器的输入端被连接到或门结构的输出端,并构成锁存器的输出端。这些反相器的供电电压被改变,以使得在任何给定时间,只有一个反相器具有适当的供电电压。这个反相器然后控制锁存器的输出。这样,达到了锁存功能。
申请公布号 CN1120574C 申请公布日期 2003.09.03
申请号 CN98802099.8 申请日期 1998.01.27
申请人 艾利森电话股份有限公司 发明人 J·R·耶森
分类号 H03K19/20;H03K3/00 主分类号 H03K19/20
代理机构 中国专利代理(香港)有限公司 代理人 程天正;李亚非
主权项 1.锁存电路,包括两个输入端,其中之一是反相的,和至少一个输出端,其特征在于,它包括第一(11;31)和第二(11′;31′)反相装置,每个反相装置包括第一和第二输入端(12,12′,13,13′;32,32′,33,33′),一个输入端是同相的,另一个是反相的,第一和第二输出端(14,14′,15,15′;34,34′,35,35′),一个输出端是反相的,另一个是同相的,以及第一和第二电压端(16,16′,17,17′;36,36′,37,37′),以及-每个反相装置(11,11′;31,31′)的一个输出端(14,14′;34,34′)分别被连接到第一逻辑门结构(20;47和49)的第一和第二输入端;-每个反相装置(11,11′;31,31′)的另一个输出端(15,15′;35,35′)分别被连接到第二逻辑门结构(21;51和53)的第一和第二输入端;-第一或门结构(20,47,和49)的输出端被连接到第二反相装置(11′)的一个输入端(12′);-第二或门结构(21,51,和53)的输出端被连接到第二反相装置(11′)的另一个输入端(13′);-反相装置的电压电源被调整来提供一种电压,该电压这样地随时间变化,以使得当第一个反相装置上的电压是高电平时,另一个反相装置上的电压是低电平,反之亦然;-至少该逻辑门结构(20或21;47和49或51和53)之一的输出是锁存电路的输出(23或25;71或73)。
地址 瑞典斯德哥尔摩