| 主权项 |
1.一种半导体积体电路装置,包括:一第一电源配线,供给电源电位至一具有第一功能之电路;一第一接地配线,供给接地电位至该具有第一功能之电路;一第一保护电路,连结于该第一电源配线与该第一接地配线间,用以保护该具有第一功能之电路;一第二电源配线.供给电源电位至一具有第二功能之电路;一第二接地配线,供给接地电位至该具有第二功能之电路;一第二保护电路,连结于该第二电源配线与该第二接地配线间,用以保护该具有第二功能之电路;以及一元件,设置于该第一电源配线与该第二电源配线间,以及该第一接地配线与该第二接地配线间之至少其中一方之间,以使该一方之间成为切断状态。2.如申请专利范围第1项所述之半导体积体电路装置,其中该具有第一功能之电路包括数位电路,该具有第二功能之电路包括类比电路。3.如申请专利范围第1项所述之半导体积体电路装置,其中该第一保护电路、该第二保护电路个别接续有至少一输出入端子,该第一保护电路、该第二保护电路系将输入该输出入端子之电涌电压,由该第一电源配线、该第一接地配线、该第二电源配线与该第二接地配线的其中之一条配线释放出。4.如申请专利范围第1项所述之半导体积体电路装置,其中该元件系包括金属配线。5.如申请专利范围第1项所述之半导体积体电路装置,其中该元件系包括多晶矽配线。6.一种半导体积体电路装置,包括:一第一电源配线,供给电源电位至一具有第一功能之电路;一第二接地配线,供给接地电位至该具有第一功能之电路;一第一保护电路,连结于该第一电源配线与该第一接地配线间,用以保护该具有第一功能之电路;一第二电源配线,供给电源电位至一具有第二功能之电路;一第二接地配线,供给接地电位至该具有第二功能之电路;一第二保护电路,连结于该第二电源配线与该第二接地配线间,用以保护该具有第二功能之电路;以及一元件,设置于该第一电源配线与该第二电源配线间,以及该第一接地配线与该第二接地配线间之至少其中一方之间,以使该一方之间成为切断状态。7.如申请专利范围第6项所述之半导体积体电路装置,其中该具有第一功能之电路包括数位电路,该具有第二功能之电路包括类比电路。8.如申请专利范围第6项所述之半导体积体电路装置,其中该第一保护电路、该第二保护电路个别接续有至少一输出入端子,该第一保护电路、该第二保护电路系将输入该输出入端子之电涌电压,由该第一电源配线、该第一接地配线、该第二电源配线与该第二接地配线的其中之一条配线释放出。9.如申请专利范围第6项所述之半导体积体电路装置,其中该保险丝元件系包括金属配线。10.如申请专利范围第6项所述之半导体积体电路装置,其中该保险丝元件系包括多晶矽配线。11.一种半导体积体电路装置,包括:一第一电源配线,供给电源电位至一具有第一功能之电路;一第一接地配线,供给接地电位至该具有第一功能之电路;一第一保护电路,连结于该第一电源配线与该第一接地配线间,用以保护该具有第一功能之电路;一第二电源配线,供给电源电位至一具有第二功能之电路;一第二接地配线,供给接地电位至该具有第二功能之电路;一第二保护电路,连结于该第二电源配线与该第二接地配线间,用以保护该具有第二功能之电路;以及一保险丝元件,设置于该第二电源配线与该第二电源配线间,以及该第一接地配线与该第二接地配线间之至少其中一方之间,以使该一方之间成为连接状态与切断状态中之其中一种状态。12.如申请专利范围第11项所述之半导体积体电路装置,其中该具有第一功能之电路包括数位电路,该具有第二功能之电路包括类比电路。13.如申请专利范围第11项所述之半导体积体电路装置,其中该第一保护电路、该第二保护电路个别接续有至少一输出入端子,该第一保护电路、该第二保护电路系将输入该输出入端子之电涌电压,由该第一电源配线、该第一接地配线、该第二电源配线与该第二接地配线的其中之一条配线释放出。14.如申请专利范围第11项所述之半导体积体电路装置,其中该保险丝元件系包括金属配线。15.如申请专利范围第11项所述之半导体积体电路装置,其中该保险丝元件系包括多晶矽配线。16.如申请专利范围第11项所述之半导体积体电路装置,其中该保险丝元件系于该半导体积体电路装置封装于一电路基板后,将该保险丝元件切断。17.一种封装基板装置,包括:一半导体积体电路装置,该半导体积体电路装置包括:一第一电源配线,供给电源电位至一具有第一功能之电路;一第一接地配线,供给接地电位至该具有第一功能之电路;一第一保护电路,连结于该第一电源配线与该第一接地配线间,用以保护该具有第一功能之电路;一第二电源配线,供给电源电位至一具有第二功能之电路;一第二接地配线,供给接地电位至该具有第二功能之电路;一第二保护电路,连结于该第二电源配线与该第二接地配线问,用以保护该具有第二功能之电路;以及一保险丝元件,设置于该第一电源配线与该第二电源配线间.以及该第一接地配线与该第二接地配线间之至少其中一方之间,以使该一方之间成为切断状态;以及该半导体积体电路装置系封装于一电路基板,其中该电路基板具有个别连接至该第一电源配线、该第二电源配线、该第一接地配线与该第二接地配线之复数配线图案。18.如申请专利范围第17项所述之封装基板装置,其中该具有第一功能之电路包括数位电路,该具有第二功能之电路包括类比电路。19.如申请专利范围第17项所述之封装基板装置,其中该第一保护电路。该第二保护电路个别接续有至少一输出入端子,该第一保护电路、该第二保护电路系将输入该输出入端子之电涌电压,由该第一电源配线、该第一接地配线、该第二电源配线与该第二接地配线的其中之一条配线释放出。20.如申请专利范围第17项所述之封装基板装置,其中该保险丝元件系包括金属配线。21.如申请专利范围第17项所述之封装基板装置,其申该保险丝元件系包括多晶矽配线。22.如申请专利范围第17项所述之封装基板装置,其中该保险丝元件系于该半导体积体电路装置封装于该电路基板后,将该保险丝元件切断。23.一种封装基板装置之配线切断方法,包括:形成具备至少一保险丝元件的一半导体积体电路装置,其中该保险丝元件设置于一第一电源配线与一第二电源配线间,以及一第一接地配线与一第二接地配线间之至少其中一方之间,以使该一方之间成为连接状态与切断状态中之其中一种状态;将该半导体积体电路装置封装于一电路基板;以及将该半导体积体电路装置内之该保险丝元件切断。24.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中切断该保险丝元件的方法系外加电压于该保险丝元件。25.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中该保险丝元件系于该半导体积体电路装置封装于该电路基板后,将该保险丝元件切断。26.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中该保险丝元件系于对该半导体积体电路装置进行一耐静电量试验后,将该保险丝元件切断。27.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中该半导体积体电路装置系为半导体晶片封入封装内之物品。28.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中:该第一电源配线系供给电源电位至一具有第一功能之电路;该第一接地配线系供给接地电位至该具有第一功能之电路;该第二电源配线系供给电源电位至一具有第二功能之电路;以及该第二接地配线系供给接地电位至该具有第二功能之电路。29.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中更具有:一第一保护电路,连结于该第一电源配线与该第一接地配线间,用以保护该具有第一功能之电路;以及一第二保护电路,连结于该第二电源配线与该第二接地配线间,用以保护该具有第二功能之电路。30.如申请专利范围第28项所述之封装基板装置之配线切断方法,其中该具有第一功能之电路包括数位电路,该具有第二功能之电路包括类比电路。31.如申请专利范围第29项所述之封装基板装置之配线切断方法,其中该第一保护电路、该第二保护电路个别接续有至少一输出入端子,该第一保护电路、该第二保护电路系将输入该输出入端子之电涌电压,由该第一电源配线、该第一接地配线、该第二电源配线与该第二接地配线的其中之一条配线释放出。32.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中该保险丝元件系包括金属配线。33.如申请专利范围第23项所述之封装基板装置之配线切断方法,其中该保险丝元件系包括多晶矽配线。图式简单说明:第1A图与第1B图所绘示为本发明第一实施例的半导体积体电路内部之ESD保护电路的构成电路示意图;第2图所绘示为本发明第二实施例之封装基板装置的构成斜视示意图;第3图所绘示为前述第二实施例之封装基板装置其半导体积体电路装置被封装部分的扩大平面示意图;第4图所绘示为本发明第三实施例之封装基板装置其电源配线的切断方法的平面示意图;以及第5图所绘示为前述第三实施例之封装基板装置其接地配线的切断方法的平面示意图。 |
