| 主权项 |
1.一种垂直式电晶体动态随机存取记忆体结构,至少包含:一种第一导电型的一个半导体基板具有一个主动区及两个第一型浅凹槽隔离(STI)区,其中上述之主动区系位于该两个第一型浅凹槽隔离区之间;一种动态随机存取记忆细胞元至少包含一个凹槽区及一个共泄区形成于该半导体基板之上,其中上述之凹槽区至少包含一个深凹槽区及置于该深凹槽区之外的一个第二型浅凹槽隔离区形成于该主动区之内及两个第一型第二或第三突出场氧化物层形成于该两个第一型浅凹槽隔离区之内;一个第二型第二或第三突出场氧化物层形成于该第二型浅凹槽隔离区之内;该深凹槽区至少包含:一个凹槽电容器置于该深凹槽的一个下方部位、一个颈圈二氧化矽层连同一个电容器节点连接物置于该深凹槽的一个中间部位、以及一个垂直式电晶体区形成于该深凹槽的一个上方部位;该凹槽电容器至少包含一个上方电容器节点形成于一个电容器介电层之上及该电容器介电层形成于位于该半导体基板之内的一个下方电容器节点之上;该垂直式电晶体区至少包含一个闸介电层位于该深凹槽之一个侧边墙的一部份表面之上连同一个导电闸节点形成于一个隔离二氧化矽节点之上、该隔离二氧化矽节点形成于一个源导电节点之上、以及该源导电节点形成于该电容器节点连接物和该颈圈二氧化矽层之上;以及该共泄区位于该凹槽区的一个侧边部份至少包含:一种第二导电型的一个共泄扩散区形成于该主动区之该半导体基板的一个上方表面部份、一个第三侧边墙介电垫层形成于该凹槽区的一个外侧边墙之上、以及位于该第三侧边墙介电垫层之外由位于该主动区之内的该共泄扩散区及位于该两个第一型浅凹槽隔离区之内的两个第一型第五突出场氧化物层所组成的一个平坦床,其中上述之共泄扩散区之下方的该主动区至少包含该第一导电型的一个深离子布植区形成于该闸介电层之外接近一个中间部份的该半导体基板之内、该第二导电型的一个共源扩散区形成于接近该源导电节点之外的该半导体基板之内、以及该第一导电型的一个较深离子布植区形成于该颈圈二氧化矽层之外接近一个中间部份的该半导体基板之内。2.如专利申请范围第1项所述之垂直式电晶体动态随机存取记忆体结构,其中一个平面化共泄导电岛系形成于该第三侧边墙介电垫层之外的该共泄扩散区之上及一个金属位元线与该平面化共泄导电岛系藉一个罩幕光阻步骤对准于该主动区之上来同时成形以组成一种第一型垂直式电晶体动态随机存取记忆细胞元。3.如专利申请范围第1项所述之垂直式电晶体动态随机存取记忆体结构,其中一个共泄导电管线作为一个位元线系形成于该第三侧边墙介电垫层之外的该平坦床之上及一个第二平面化厚二氧化矽层系形成于该共泄导电管线之上以组成一种第二型垂直式电晶体动态随机存取记忆细胞元。4.如专利申请范围第1项所述之垂直式电晶体动态随机存取记忆体结构,其中一个覆盖导电闸层作为一个字线形成于一对第一侧边墙二氧化矽垫层之间系置于位于该深凹槽的该导电闸节点及位于该两个第一型浅凹槽隔离区的该两个第三突出场氧化物层之上以组成一种第一型垂直式电晶体动态随机存取记忆细胞元。5.如专利申请范围第1项所述之垂直式电晶体动态随机存取记忆体结构,其中一个平面化共闸导电岛形成于一个第二侧边墙介电垫层之外系置于位于该深凹槽之该导电闸节点的一部份表面之上及一个金属字线与该平面化共闸导电岛积体化连结系藉由一个罩幕光阻步骤对准于该主动区之上来同时成形以组成一种第二型垂直式电晶体动态随机存取记忆细胞元。6.如专利申请范围第1项所述之垂直式电晶体动态随机存取记忆体结构,其中上述之第二型第二或第三突出场氧化物层的一个底部表面水平系约等于该颈圈二氧化矽层的一个底部表面水平及该第二导电型的一个高掺杂离子布植区置于该第二型第二或第三突出场氧化物层之底下的该半导体基板之内系与该第二导电型的一个高掺杂扩散区所组成的该下方电容器节点连接。7.一种无接点垂直式电晶体动态随机存取记忆阵列,至少包含:一种第一导电型的一个半导体基板具有复数主动区和复数第一型浅凹槽隔离区交变地形成;复数凹槽区交变地形成于该半导体基板之上且与该复数主动区互为垂直,其中上述之复数凹槽区的每一个至少包含位于该复数主动区之内的复数深凹槽区和位于该复数深凹槽区之间的复数第二型浅凹槽隔离区及位于该第一型浅凹槽隔离区的复数第一型第二或第三突出场氧化物层;复数第二型第二或第三突出场氧化物层形成于该复数第二型浅凹槽隔离区之内;该复数深凹槽区的每一个至少包含:一个凹槽电容器置于一个深凹槽的一个下方部位、一个颈圈二氧化矽层连同一个电容器节点连接物置于该深凹槽的一个中间部位、以及一个垂直式电晶体区置于该深凹槽的一个上方部位;该凹槽电容器至少包含一个上方电容器节点形成于一个电容器介电层之上及该电容器介电层形成于位于该半导体基板之内的一个下方电容器节点之上;该垂直式电晶体区至少包含一个闸介电层位于该深凹槽之一个侧边墙的一部份表面之上连同一个导电闸节点形成于一个隔离二氧化矽节点之上、该隔离二氧化矽节点形成于一个源导电节点之上、以及该源导电节点形成于该电容器节点连接物和该颈圈二氧化矽层之上;以及该共泄区至少包含:一种第二导电型的一个共泄扩散区位于该复数主动区的每一个之内的该半导体基板之一个上方表面部份、一对第三侧边墙介电垫层形成于相邻凹槽区的每一个外侧边墙之上、以及位于该对第三侧边墙介电垫层之间由位于该主动区之内的该共泄扩散区和位于该第一型浅凹槽隔离区的一个第一型第五突出场氧化物层所交变地组成的一个平坦床,其中上述之共泄扩散区之下方的该主动区至少包含该第一导电型的一个深离子布植区形成于该闸介电层之外接近一个中间部份的该半导体基板之内、该第二导电型的一个共源扩散区形成于接近该源导电节点之外的该半导体基板之内、以及该第一导电型的一个较深离子布植区形成于该颈圈二氧化矽层之外接近一个中间部份的该半导体基板之内。8.如专利申请范围第7项所述之无接点垂直式电晶体动态随机存取记忆阵列,其中复数平面化共泄导电岛系形成于该对第三侧边墙介电垫层之间的该共泄扩散区之上及复数金属位元线与该平面化共泄导电岛积体化连结系藉一个罩幕光阻步骤对准于该复数主动区之上来同时成形以组成一种第一型无接点垂直式电晶体动态随机存取记忆阵列。9.如专利申请范围第7项所述之无接点垂直式电晶体动态随机存取记忆阵列,其中一个共泄导电管线作为一个位元线系形成于该对第三侧边墙介电垫层之间的该平坦床之上及一个第二平面化厚二氧化矽层系形成于该共泄导电管线的每一个之上以组成一种第二型无接点垂直式电晶体动态随机存取记忆阵列。10.如专利申请范围第7项所述之无接点垂直式电晶体动态随机存取记忆阵列,其中一个覆盖导电闸层形成于一对第一侧边墙二氧化矽垫层之间以作为一个字线系形成于位于该深凹槽之内的该导电闸节点和位于该第一型浅凹槽隔离区之内的一个第一型第三突出场氧化物层所交变地组成的一个平坦表面之上以组成一种第一型无接点垂直式电晶体动态随机存取记忆阵列。11.如专利申请范围第7项所述之无接点垂直式电晶体动态随机存取记忆阵列,其中平面化共闸导电岛形成于一对第二侧边墙介电垫层之间且置于位于该复数深凹槽区之内的该导电闸节点的一部份表面之上及复数金属字线与该平面化共闸导电岛积体化连结系藉一个罩幕光阻步骤对准于该复数主动区之上来同时成形以组成一种第二型无接点垂直式电晶体动态随机存取记忆阵列。12.如专利申请范围第7项所述之无接点垂直式电晶体动态随机存取记忆阵列,其中上述之第二型第二或第三突出场氧化物层的一个底部表面水平系约等于该颈圈二氧化矽层的一个底部表面水平及该第二导电型的一个高掺杂离子布植区置于该第二型第二或第三突出场氧化物层之底下的该半导体基板之内系与该第二导电型的高掺杂扩散区所组成的该下方电容器节点连接。13.一种无接点垂直式电晶体动态随机存取记忆阵列的制造方法,该方法至少包含:备妥一种第一导电型的一个半导体基板;形成一种浅凹槽隔离结构具有复数主动区和复数第一型浅凹槽隔离区交变地形成于该半导体基板之上,其中上述之复数主动区的每一个至少包含一个第一导电层置于一个第一介电层之上及该复数第一型浅凹槽隔离区的每一个至少包含一个第一型第一突出场氧化物层;形成一个第二罩幕介电层于该浅凹槽隔离结构之上并成形该第二罩幕介电层来交变地形成复数凹槽区与该复数主动区互为垂直,其中上述之复数凹槽区的每一个系介于一个共泄区及一个凹槽隔离区之间;选择性地去除该第二罩幕介电层以形成该复数凹槽区;以循序的方式选择性地去除该第一导电层和该第一介电层并同时蚀刻该第一型第一突出场氧化物层以形成第一型第二突出场氧化物层;非等向性地蚀刻该半导体基板以形成位于该复数凹槽区的每一个之内的复数深凹槽;循序地形成一个凹槽电容器于该深凹槽的一个下方部位、一个颈圈二氧化矽层连同一个电容器节点连接物于该深凹槽的一个中间部位、以及一个垂直式电晶体区于该深凹槽的一个上方部位,其中上述之凹槽电容器至少包含一个上方电容器节点置于一个电容器介电层之上而该电容器介电层形成于一个下方电容器节点之上及该垂直式电晶体区至少包含一个源导电节点形成于该颈圈二氧化矽层和该电容器节点连接物之上、一个隔离二氧化矽节点形成于一个源导电节点之上、以及一个闸介电层置于该深凹槽之一个侧边墙的一部份表面之上连同一个导电闸节点形成于该隔离二氧化矽节点之上;形成一个保护二氧化矽层于一个所形成的结构表面之上并以自动对准的方式跨过该保护二氧化矽层布植一种第二导电型的一个高剂量之掺杂质于该导电闸节点之内;以及形成复数金属/导电位元线及复数导电/金属字线以组成该无接点垂直式电晶体动态随机存取记忆阵列。14.如专利申请范围第13项所述之方法,其中上述之无接点垂直式电晶体动态随机存取记忆阵列的进一步制造方法至少包含:回蚀等于该保护二氧化矽层之一个厚度的一个深度以形成一对第一侧边墙二氧化矽垫层于该复数凹槽区的每一个之内;形成一个平面化导电层于该对第一侧边墙二氧化矽垫层之间的一个空隙并回蚀该平面化导电层以形成一个覆盖导电闸层于由位于该深凹槽之内的该导电闸节点和位于该第一型浅凹槽隔离区之闪的一个第一型第三突出场氧化物层所交变地组成的一个平坦表面之上;形成一个第一平面化厚二氧化矽层于该复数凹槽区的每一个之内;形成复数罩幕光阻(PR3)于该共泄区和该复数凹槽区的一部份表面之上;循序地去除位于该凹槽隔离区的每一个之内的该第二罩幕介电层、该第一导电层、及该第一介电层并非等向性地蚀刻该半导体基板以形成复数第二型浅凹槽于该凹槽隔离区的每一个之内;形成一个第二型平面化场氧化物层于该凹槽隔离区的每一个之内;选择性地去除位于该共泄区的每一个之内的该第二罩幕介电层并非等向性地回蚀位于该共泄区的每一个之内的该第一型第一突出场氧化物层、位于该复数凹槽区的每一个之内的该第一平面化厚二氧化矽层和该第一侧边墙二氧化矽垫层、以及位于该凹槽隔离区的每一个之内的该第二型平面化场氧化物层至等于该第一导电层之一个厚度的一个深度以分别形成第一型第四突出场氧化物层、回蚀第一平面化厚二氧化矽层和回蚀第一侧边墙二氧化矽垫层、及第二型第一突出场氧化物层;选择性地去除位于该共泄区的每一个之内的该第一导电层;以自动对准的方式跨过该第一介电层布植各种不同的参杂质于该复数主动区的每一个之内的该半导体基板中以形成该第二导电型的一个共泄扩散区于该半导体基板的一个上方表面部份、该第一导电型的一个深离子布植区于该闸介电层之外接近一个中间部份的该半导体基板之内、以及该第一导电型的一个较深离子布植区于该头圈二氧化矽层之外接近一个中间部份的该半导体基板之内;形成位于该共泄区的每一个之内的一对第三侧边墙介电垫层于相邻回蚀第一侧边墙二氧化矽垫层的侧边墙之上并去除介于该对第三侧边墙介电垫层之间的该第一介电层和蚀刻该第一型第四突出场氧化物层以形成由该共泄扩散区和一个第一型第五突出场氧化物层所交变地组成的一个平坦床于该共泄区的每一个之内;形成一个平面化导电层于该共泄区的每一个之内的该对第三侧边墙介电垫层之间的该平坦床之上;以及形成一个金属层于一个所形成的结构表面之上并藉一个罩幕光阻步骤成形该金属层和该平面化共泄导电层以形成该复数金属位元线与平面化共泄导电岛积体化连结来组成一种第一型无接点垂直式电晶体动态随机存取记忆阵列。15.如专利申请范围第14项所述之方法,其中上述之罩幕光阻步骤至少包含复数罩幕光阻对准于该复数主动区之上或复数硬质罩幕介电层对准于该复数主动区之上且一个侧边墙介电垫层形成于该复数硬质罩幕介电层的每一个侧边墙之上。16.如专利申请范围第14项所述之方法,其中上述之覆盖导电闸层至少包含一个矽化钨(WSi2)或钨(W)层及该金属层至少包含一个铝(Al)或铜(Cu)层形成一个障碍金属层诸如一个氮化钛(TiN)或氮化钽(TaN)层之上。17.如专利申请范围第14项所述之方法,其中上述之第二型第二突出场氧化物层的一个底部表面水平系约等于该颈圈二氧化矽层的一个底部表面水平及该第二导电型的一个高掺杂离子布植区系置于该第二型第二突出场氧化物层之底下的该半导体基板之内以连接该第二导电型的高掺杂扩散区所组成的该下方电容器节点。18.如专利申请范围第13项所述之方法,其中上述之无接点垂直式电晶体动态随机存取记忆阵列的进一步制造方法至少包含:堆积一个厚二氧化矽膜来填满该保护二氧化矽层之间的一个空隙并平面化该厚二氧化矽膜和该保护二氧化矽层以形成一个第一平面化厚二氧化矽层衬(lined)有一个蚀平保护二氧化矽层于该复数凹槽区的每一个之内;形成复数罩幕光阻(PR3)于该共泄区及该复数凹槽区的一部份表面之上;循序地去除位于该凹槽隔离区的每一个之内的该第二罩幕介电层、该第一导电层、和该第一介电层并非等向性地蚀刻该半导体基板以形成复数第二型浅凹槽于该凹槽隔离区的每一个之内;形成一个第二型平面化场氧化物层于该凹槽隔离区的每一个之内并选择性地回蚀位于该复数凹槽区的每一个之内的该第一平面化厚二氧化矽层和该蚀平保护二氧化矽层及位于该凹槽隔离区的每一个之内的该第二型平面化场氧化物层和该第一型第二突出场氧化物层至该导电闸节点的一个顶部表面水平;形成一对第二侧边墙介电垫层于该共泄区之相邻第二罩幕介电层的外侧边墙之上;形成一个平面化导电层于该对第二侧边墙介电垫层之间且置于该导电闸节点的一部份表面之上并选择性地回蚀该平面化导电层至大于该第一导电层之一个厚度的一个深度以形成平面化共闸导电层;形成一个平面化覆盖二氧化矽层于该对第二侧边墙介电垫层之间的该平面化共闸导电层之上;选择性地去除该共泄区的每一个之内的该第二罩幕介电层并回蚀位于该共泄区的每一个之内的该第一型第一突出场氧化物层及位于该共泄区之间的该平面化覆盖二氧化矽层和该对第二侧边墙介电垫层至等于该第一导电层之一个厚度的一个深度以分别形成第一型第四突出场氧化物层、回蚀平面化覆盖二氧化矽层、及回蚀第二侧边墙介电垫层;以自动对准的方式跨过该第一介电层布植各种不同的掺杂质于该共泄区的每一个之内的该半导体基板内以形成位于该复数主动区的每一个之内的各种不同离子布植区,其中上述之各种不同离子布植区至少包含该第二导电型的一个共泄扩散区于该半导体基板的一个上方表面部份、该第一导电型的一个深离子布植区于该闸介电层之外接近一个中间部份的该半导体基板之内、以及该第一导电型的一个较深离子布植区于该颈圈二氧化矽层之外的一个中间部份的该半导体基板之内;形成一对第三侧边墙介电垫层于相邻凹槽区的外侧边墙之上并去除该对第三侧边墙介电垫层之间的该第一介电层且蚀刻该第一型第四突出场氧化物层以形成由该共泄扩散区和一个第一型第五突出场氧化物层所交变地组成的一个平坦床;形成位于该共泄区的每一个之内的一个高导电共泄管线于该对第三侧边墙介电垫层之间的该平坦床之上,其中上述之高导电共泄管线至少包含一个高掺杂复晶矽层矽化有一个折光金属矽化物层或一个高掺杂复晶矽层覆盖有一个矽化钨或钨层;形成位于该共泄区的每一个之内的一个第二平面化厚二氧化矽层于该对第三侧边墙介电垫层之间的该高导电共泄管线之上,其中上述之高导电共泄管线系作为一个共泄导电位元线;藉一个回蚀的方法或一个化学-机械磨平法(CMP)去除置于该平面化共闸导电层之上的该回蚀平面化覆盖二氧化矽层;以及形成一个金属层于一个所形成的结构表面之上并藉一个罩幕光阻步骤同时成形该金属层和该平面化共闸导电层以形成该复数金属字线与平面化共闸导电岛积体化连结来组成一种第二型无接点垂直式电晶体动态随机存取记忆阵列。19.如专利申请范围第18项所述之方法,其中上述之罩幕光阻步骤至少包含复数罩幕光阻对准于该复数主动区之上或复数硬质罩幕介电层对准于该复数主动区之上且一个侧边墙介电垫层形成于该复数硬质罩幕介电垫层的每一个侧边墙之上。20.如专利申请范围第18项所述之方法,其中上述之平面化共闸导电岛至少包含一个矽化钨或钨岛及该金属层至少包含一个铝或铜层形成于一个障碍金属层诸如一个氮化钛(TiN)或氮化钽(TaN)层之上。图式简单说明:图一显示先前技术之一种凹槽式横向电晶体动态随机存取记忆细胞元的一个典型结构图。图二A至图二C揭示制造本发明之一种垂直式电晶体动态随机存取记忆体结构之一种第一型浅凹槽隔离结构的制程步骤及其剖面图。图三A至图三F揭示制造本发明之一种垂直式电晶体动态随机存取记忆体结构的制程步骤及其剖面图。图四A至图四F揭示制造本发明之一种第一型垂直式电晶体动态随机存取记忆体结构及其第一型无接点垂直式电晶体动态随机存取记忆阵列的制程步骤及其剖面图。图四G揭示本发明之一种第一型无接点垂直式电晶体动态随机存取记忆阵列的一个顶视布建图。图五A至图五F揭示制造本发明之一种第二型垂直式电晶体动态随机存取记忆体结构及其第二型无接点垂直式电晶体动态随机存取记忆阵列的制程步骤及其剖面图。图五G揭示本发明之一种第二型无接点垂直式电晶体动态随机存取记忆阵列的一个顶视布建图。 |
