| 主权项 |
1.一种具有三相邻画素共用资料线之驱动电路的显示面板,该显示面板包括:复数条扫描线,该些扫描线系互相平行,以一第一方向设置于该显示面板上,其中,该些扫描线更包括一第一扫描线;复数条资料线,该些资料线系互相平行,以一第二方向设置于该显示面板上,其中,该第二方向系垂直于该第一方向,且该些资料线更包括一第一资料线;一第一画素,分别与该第一资料线及该第一扫描线耦接;一第二画素,分别与该第一资料线及该第一扫描线耦接;一第三画素,分别与该第一资料线及该第一扫描线耦接;一第一开关组,设置于该第一画素中,用以选择性地自该第一资料线传送资料信号至该第一画素;一第二开关组,设置于该第二画素中,用以选择性地自该第一资料线传送资料信号至该第二画素;以及一第三开关组,设置于该第三画素中,用以选择性地自该第一资料线传送资料信号至该第三画素。2.如申请专利范围第1项所述之显示面板,其中该第一开关组至少包括两个开关,分别为一第一开关及一第二开关。3.如申请专利范围第1项所述之显示面板,其中该第二开关组至少包括两个开关,分别为一第三开关及一第四开关。4.如申请专利范围第1项所述之显示面板,其中该第三开关组至少包括一个开关,系为一第五开关。5.如申请专利范围第2项、第3项或第4项所述之显示面板,其中该第一开关、该第二开关、该第三开关、该第四开关以及该第五开关皆为一薄膜电晶体(Thin Film Transistor,TFT)。6.如申请专利范围第5项所述之显示面板,其中该薄膜电晶体系为一n型场效电晶体(Field EffectTransistor,FET)。7.如申请专利范围第5项所述之显示面板,其中该薄膜电晶体系为一p型场效电晶体。8.如申请专利范围第1项所述之显示面板,其中该显示面板系为一液晶显示面板(Liquid Crystal Display,LCD)。9.一种具有三相邻画素共用资料线之驱动电路的显示面板,该显示面板包括:复数条扫描线,该些扫描线系互相平行,以一第一方向设置于该显示面板上,其中,该些扫描线更包括一第一扫描线、一第二扫描线以及一第三扫描线;复数条资料线,该些资料线系互相平行,以一第二方向设置于该显示面板上,其中,该第二方向系垂直于该第一方向,且该些资料线更包括一第一资料线;一第一画素,分别与该第一资料线及相对应之该些扫描线耦接;一第二画素,分别与该第一资料线及相对应之该些扫描线耦接;一第三画素,分别与该第一资料线及相对应之该扫描线耦接;一第一开关组,设置于该第一画素中,用以选择性地自该第一资料线传送一第一资料信号至该第一画素,且该第一开关组系由该第一扫描线及该第三扫描线所控制;一第二开关组,设置于该第二画素中,用以选择性地自该第一资料线传送一第二资料信号至该第二画素,且该第一开关组系由该第一扫描线及该第二扫描线所控制;以及一第三开关组,设置于该第三画素中,用以选择性地自该第一资料线传送一第三资料信号至该第三画素,且该第三开关组系由该第一扫描线所控制。10.如申请专利范围第9项所述之显示面板,其中该第二扫描线系分别与该第一扫描线及该第三扫描线相邻。11.如申请专利范围第9项所述之显示面板,其中该第一开关组、该第二开关组以及该第三开关组皆包括一或多个开关,该些开关皆为一薄膜电晶体,且该薄膜电晶体更包括一第一源极(source)/汲极(drain)、一第二源极/汲极以及一闸极(gate)。12.如申请专利范围第11项所述之显示面板,其中该薄膜电晶体系为一n型场效电晶体(Field Effect Transistor,FET)。13.如申请专利范围第11项所述之显示面板,其中该薄膜电晶体系为一p型场效电晶体。14.如申请专利范围第11项所述之显示面板,其中该第一开关组至少包括两个开关,分别为一第一开关及一第二开关。15.如申请专利范围第14项所述之显示面板,其中该第一开关之一第一源极/汲极系与该第一资料线耦接,该第一开关之该闸极系与该第一扫描线耦接,而且该第二开关之该闸极系与该第三扫描线耦接,该第二开关系用以自该第一开关传该第一资料信号至该第一画素。16.如申请专利范围第15项所述之显示面板,其中该第一开关系与该第二开关串联。17.如申请专利范围第14项所述之显示面板,其中该第一开关之一第一源极/汲极系与该第一资料线耦接,该第一开关之该闸极系与该第三扫描线耦接,而且该第二开关之该闸极系与该第一扫描线耦接,该第二开关系用以自该第一开关传该第二资料信号至该第二画素。18.如申请专利范围第17项所述之显示面板,其中该第一开关系与该第二开关串联。19.如申请专利范围第11项所述之显示面板,其中该第二开关组至少包括两个开关,分别为一第三开关及一第四开关。20.如申请专利范围第19项所述之显示面板,其中该第三开关之一第一源极/汲极系与该第一资料线耦接,该第三开关之该闸极系与该第一扫描线耦接,而且该第四开关之该闸极系与该第二扫描线耦接,该第二开关系用以自该第一开关传该第一资料信号至该第一画素。21.如申请专利范围第20项所述之显示面板,其中该第三开关系与该第四开关串联。22.如申请专利范围第19项所述之显示面板,其中该第一开关之一第一源极/汲极系与该第一资料线耦接,该第一开关之该闸极系与该第二扫描线耦接,而且该第二开关之该闸极系与该第一扫描线耦接,该第二开关系用以自该第一开关传该第二资料信号至该第二画素。23.如申请专利范围第22项所述之显示面板,其中该第三开关系与该第四开关串联。24.如申请专利范围第11项所述之显示面板,其中该第三开关组至少包括一个开关,系为一第五开关。25.如申请专利范围第24项所述之显示面板,其中该第五开关之一第一源极/汲极系与该第一资料线耦接,该第五开关之该闸极系与相对应之该扫描线耦接。26.如申请专利范围第9项所述之显示面板,其中该驱动电路之驱动方法为:致能(enable)该第一扫描线与该第三扫描线;输入该第一资料信号至该第一资料线;失能(disable)该第三扫描线;致能该第二扫描线;输入该第二资料信号至该第一资料线;失能该第二扫描线;输入该第三资料信号至该第一资料线;失能该第一扫描线;其中,该第一资料信号系为欲输入该第一画素之画素资料,该第二资料信号系为欲输入该第二画素之画素资料,该第三资料信号系为欲输入该第三画素之画素资料。27.如申请专利范围第9项所述之显示面板,其中该显示面板系为一液晶显示面板。图式简单说明:第1图绘示传统主动矩阵驱动电路之部分电路图。第2图绘示传统主动矩阵显示器外观之示意图。第3图绘示传统同列相邻画素共用资料线之驱动电路之部分电路图。第4图绘示第3图中,扫描线Sm、Sm+1以及Sm+2之扫描信号与相对应之画素LP(m,n)、RP(m,n)、LP(m+1,n)、RP(m+1,n)之薄膜电晶体导通状况之时序图。第5A图绘示如第3图所示之驱动电路部分画素之示意图。第5B图绘示如第3图所示之驱动电路部分画素行之示意图。第5C图绘示如第3图所示之驱动电路部分画素单元之示意图。第6图绘示本发明所提出之驱动电路之部分电路图。第7图绘示第5图中,扫描线Sm、Sm+1.Sm+2.Sm+3以及Sm+4之扫描信号与相对应之画素P1(m,n)、P2(m,n)、P3(m,n)、P1(m+1,n)、P2(m+1,n)、P3(m+1,n)P1(m+2,n)、P2(m+2,n)、P3(m+2,n)之薄膜电晶体导通状况之时序图。第8A图绘示本发明所提出之驱动电路之部分画素之示意图。第8B图绘示本发明所提出之驱动电路之部分画素行之示意图。第8C图绘示本发明所提出之驱动电路之部分画素单元之示意图。 |
