| 摘要 |
Integrierter Schaltkreis (14) mit einer zu testenden Applikationsschaltung (1) und einer Selbsttest-Schaltung (5-13), welche zum Testen der Applikationsschaltung (1) vorgesehen ist und welche Pseudo-Zufallstestmuster erzeugt, die mittels erster Logik-Gatter (6, 7, 8) und diesen von extern zugeführten Signalen in deterministische Testvektoren umformbar sind, die der Applikationsschaltung (1) für Testzwecke zugeführt werden, wobei die durch die Applikationsschaltung (1) in Abhängigkeit der Testmuster auftretenden Ausgangssignale mittels eines Signaturregisters (13) ausgewertet werden, wobei mittels zweiten Logik-Gattern (10, 11, 12) und diesen von extern zugeführten Signalen beim Testen diejenigen Bits der Ausgangssignale der Applikationsschaltung (1) gesperrt werden, die aufgrund des Schaltungsaufbaus der Applikationsschaltung (1) undefinierte Zustände aufweisen.
|
