| 摘要 |
<P>L'invention concerne un dispositif (10) pour réaliser une fonction de type addition-comparaison-sélection dans un décodeur de codes de correction d'erreur, comprenant des premiers et deuxièmes additionneurs (12, 14, 16, 18) pour additionner, - respectivement pour des première et deuxième branches, des valeurs de métrique de branche (GI1, GI2), des valeurs intermédiaires de métrique d'état précédent (MI1 , MI2), et des valeurs d'ajustement de métrique d'état précédent (SI1 , SI2), formant ainsi des première et deuxième valeurs de métrique d'état actuel; un comparateur (20), couplé aux premier (12, 14) et second (16, 18) additionneurs, pour sélectionner la valeur la plus élevée (MO) des première et deuxième valeurs; des moyens (22, 24, 26, 27, 28) pour déterminer une valeur numérique d'ajustement de métrique d'état actuel (SO) comportant un seul bit, à partir des première et deuxième valeurs. </P>
|
