| 主权项 |
1.一种积体电路设计中RC参数的计算方法,系应用于该积体电路设计的一已绕线设计中,其中该已绕线设计已具有一第一实体合成延迟时间値和一参考延迟时间値,且该第一实体合成延迟时间値至少包括复数个第一电路单元实体合成延迟时间値和复数个第一内连线实体合成延迟时间値,其中影响该些第一电路单元实体合成延迟时间値的参数至少包括复数个电路单元参数以及一第一电容値,影响该些第一内连线实体合成延迟时间値的参数至少包括一第一电阻値以及该第一电容値,该参考延迟时间値则至少包括复数个电路单元参考延迟时间値和复数个内连线参考延迟时间値,该积体电路设计中RC参数的计算方法至少包括:对该些第一电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行一第一比较步骤,以得到一第一差値;藉调整该第一电容値,以减少该第一差値,并得到一第二电容値;对该已绕线设计进行一第一实体合成步骤,其中该第一实体合成步骤系利用该第二电容値和一电阻电容单位値,以得到该已绕线设计之一第二实体合成延迟时间値,其中该第二实体合成延迟时间値至少包括:复数个第二电路单元实体合成延迟时间値;以及复数个第二内连线实体合成延迟时间値;对该些第二电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行一第二比较步骤,当该些第二电路单元实体合成延迟时间値不等于该些电路单元参考延迟时间値时,藉调整该第二电容値,以得到复数个预设电路单元实体合成延迟时间値及一个别化电容値,其中该些预设电路单元实体合成延迟时间値等于该些电路单元参考延迟时间値;对该些第二电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行该第二比较步骤,当该些第二电路单元实体合成延迟时间値等于该些电路单元参考延迟时间値时,则该第二电容値为该个别化电容値,以及该些第二电路单元实体合成延迟时间値为该些预设电路单元实体合成延迟时间値;对该些第一内连线实体合成延迟时间値和该些内连线参考延迟时间値进行一第三比较步骤,以得到一第二差値;利用该个别化电容値及调整该第一电阻値,以减少该第二差値,并得到一第二电阻値;对该已绕线设计进行一第二实体合成步骤,其中该第二实体合成步骤系利用该第二电阻値、该个别化电容値,以得到该已绕线设计之一第三实体合成延迟时间値,其中该第三实体合成延迟时间値至少包括:复数个第三电路单元实体合成延迟时间値;以及复数个第三内连线实体合成延迟时间値;对该些第三内连线实体合成延迟时间値和该些内连线参考延迟时间値进行一第四比较步骤,当该些第三内连线实体合成延迟时间値不等于该些内连线参考延迟时间値时,藉调整该第二电阻値,以得到复数个预设内连线实体合成延迟时间値及一个别化电阻値,其中该些预设内连线实体合成延迟时间値等于该些内连线参考延迟时间値;以及对该些第三内连线实体合成延迟时间値和该些内连线参考延迟时间値进行该第四比较步骤,当该些第三内连线实体合成延迟时间値等于该些内连线参考延迟时间値时,则该第二电阻値为该个别化电阻値,以及该些第三内连线实体合成延迟时间値等于该些预设内连线实体合成延迟时间値。2.如申请专利范围第1项所述之方法,其中于得到该个别化电容値和该个别化电阻値后,更包括利用该个别化电容値和该个别化电阻値,进行一第三实体合成步骤,以调整该积体电路设计之一已定位闸阶层网列。3.如申请专利范围第1项所述之方法,其中影响该些第一电路单元实体合成延迟时间値的参数包括复数个电路单元参数,且该些电路单元参数系视该积体电路设计而定。4.如申请专利范围第1项所述之方法,其中上述之第一电容値是由一第一垂直方向电容値和一第一水平方向电容値组成。5.如申请专利范围第1项所述之方法,其中上述之第一电阻値是由一第一垂直方向电阻値和一第一水平方向电阻値组成。6.如申请专利范围第1项所述之方法,其中上述之个别化电容値是由一个别化垂直方向电容値和一个别化水平方向电容値组成。7.如申请专利范围第1项所述之方法,其中上述之个别化电阻値是由一个别化垂直方向电阻値和一个别化水平方向电阻値组成。8.如申请专利范围第1项所述之方法,其中上述之第一比较步骤为该些第一电路单元实体合成延迟时间値减去该些电路单元参考延迟时间値。9.如申请专利范围第1项所述之方法,其中上述之第一差値为该些第一电路单元实体合成延迟时间値减去该些电路单元参考延迟时间値所得之一第一绝对値。10.如申请专利范围第1项所述之方法,其中上述之第三比较步骤为该些第一内连线实体合成延迟时间値减去该些内连线参考延迟时间値。11.如申请专利范围第1项所述之方法,其中上述之第二差値为该些第一内连线实体合成延迟时间値减去该些内连线参考延迟时间値所得之一第二绝对値。12.一种积体电路设计中RC参数计算方法的应用方法,至少包括:提供该积体电路设计之一已定位闸阶层网列;对该已定位闸阶层网列进行一绕线步骤,以得到一已绕线设计;对该已绕线设计进行一第一计算步骤,以得到该已绕线设计之一参考延迟时间値,其中该参考延迟时间値至少包括:复数个电路单元参考延迟时间値;以及复数个内连线参考延迟时间値;对该已定位闸阶层网列进行一实体合成绕线步骤,以得到一实体合成已绕线设计;对该实体合成已绕线设计进行一第二计算步骤,以得到该已绕线设计之一第一实体合成延迟时间値,其中该第一实体合成延迟时间値至少包括:复数个第一电路单元实体合成延迟时间値,其中影响该些第一电路单元实体合成延迟时间値的参数至少包括:复数个电路单元参数;以及一第一电容値;以及复数个第一内连线实体合成延迟时间値,其中影响该些第一内连线实体合成延迟时间値的参数至少包括:一第一电阻値;以及该第一电容値;对该些第一电路单元实体合成延迟时间値进行一电路单元延迟时间値调整步骤,以得到复数个预设电路单元实体合成延迟时间値及一个别化电容値;以及对该些第一内连线实体合成延迟时间値进行一内连线延迟时间値调整步骤,以得到复数个预设内连线实体合成延迟时间値及一个别化电阻値。13.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中更包括提供该积体电路设计之一闸阶层网列,并对该闸阶层网列进行一第一定位步骤和一调整步骤,以得到该已定位闸阶层网列。14.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中更包括提供该积体电路设计之一暂存器传输阶层(RTL)设计码,并对该暂存器传输阶层设计码进行一第一实体合成步骤和一第二定位步骤,以得到该已定位闸阶层网列。15.如申请专利范围第14项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一实体合成步骤和该第二定位步骤系藉该积体电路设计之一导线负载模型以完成。16.如申请专利范围第14项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一实体合成步骤和该第二定位步骤系藉一第一电阻电容单位値以完成。17.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一计算步骤为对该已绕线设计进行一撷取电阻电容步骤和一延迟计算步骤,以得到该已绕线设计之该参考延迟时间値。18.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第二计算步骤为利用一第二电阻电容单位値,对该实体合成已绕线设计进行一实体合成撷取电阻电容步骤和一延迟计算步骤,以得到该实体合成已绕线设计之该第一实体合成延迟时间値。19.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之绕线步骤为一虚拟绕线步骤。20.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之绕线步骤为一全体绕线步骤。21.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之绕线步骤为一详细绕线步骤。22.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中该些电路单元参数系视该积体电路设计而定。23.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一电容値是由一第一垂直方向电容値和一第一水平方向电容値组成。24.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一电阻値是由一第一垂直方向电阻値和一第一水平方向电阻値组成。25.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之个别化电容値是由一个别化垂直方向电容値和一个别化水平方向电容値组成。26.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之个别化电阻値是由一个别化垂直方向电阻値和一个别化水平方向电阻値组成。27.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之电路单元延迟时间値调整步骤至少包括:对该些第一电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行一第一比较步骤,以得到一第一差値;藉调整该第一电容値,以减少该第一差値,并得到一第二电容値;对该实体合成已绕线设计进行一第三实体合成步骤,其中该第三实体合成步骤系利用该第二电容値和该电阻电容单位値,以得到该实体合成已绕线设计之一第二实体合成延迟时间値,其中该第二实体合成延迟时间値至少包括:复数个第二电路单元实体合成延迟时间値;以及复数个第二内连线实体合成延迟时间値;对该些第二电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行一第二比较步骤,当该些第二电路单元实体合成延迟时间値不等于该些电路单元参考延迟时间値时,藉调整该第二电容値,以得到该些预设电路单元实体合成延迟时间値及该个别化电容値,其中该些预设电路单元实体合成延迟时间値等于该些电路单元参考延迟时间値;以及对该些第二电路单元实体合成延迟时间値和该些电路单元参考延迟时间値进行该第二比较步骤,当该些第二电路单元实体合成延迟时间値等于该些电路单元参考延迟时间値时,则该第二电容値为该个别化电容値,以及该些第二电路单元实体合成延迟时间値为该些预设电路单元实体合成延迟时间値。28.如申请专利范围第27项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第二电容値是由一第二垂直方向电容値和一第二水平方向电容値组成。29.如申请专利范围第27项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一比较步骤为该些第一电路单元实体合成延迟时间値减去该些电路单元参考延迟时间値。30.如申请专利范围第27项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第一差値为该些第一电路单元实体合成延迟时间値减去该些电路单元参考延迟时间値所得之一第一绝对値。31.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之内连线延迟时间値调整步骤至少包括:对该些第一内连线实体合成延迟时间値和该些内连线参考延迟时间値进行一第三比较步骤,以得到一第二差値;利用该个别化电容値并调整该第一电阻値,以减少该第二差値,并得到一第二电阻値;对该实体合成已绕线设计进行一第四实体合成步骤,其中该第四实体合成步骤系利用该第二电阻値、该个别化电容値,以得到该已绕线设计之一第三实体合成延迟时间値,其中该第三实体合成延迟时间値至少包括:复数个第三电路单元实体合成延迟时间値;以及复数个第三内连线实体合成延迟时间値;对该些第三内连线实体合成延迟时间値和该些内连线参考延迟时间値进行一第四比较步骤,当该些第三内连线实体合成延迟时间値不等于该些内连线参考延迟时间値时,藉调整该第二电阻値,以得到该些预设内连线实体合成延迟时间値及该个别化电阻値,其中该些预设内连线实体合成延迟时间値等于该些内连线参考延迟时间値;以及对该些第三内连线实体合成延迟时间値和该些内连线参考延迟时间値进行该第四比较步骤,当该些第三内连线实体合成延迟时间値等于该些内连线参考延迟时间値时,则该第二电阻値为该个别化电阻値,以及该些第三内连线实体合成延迟时间値等于该些预设内连线实体合成延迟时间値。32.如申请专利范围第31项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第二电阻値是由一第二垂直方向电阻値和一第二水平方向电阻値组成。33.如申请专利范围第31项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第三比较步骤为该些第一内连线实体合成延迟时间値减去该些内连线参考延迟时间値。34.如申请专利范围第31项所述之积体电路设计中RC参数计算方法的应用方法,其中上述之第二差値为该些该些第一内连线实体合成延迟时间値减去该些内连线参考延迟时间値所得之一第二绝对値。35.如申请专利范围第12项所述之积体电路设计中RC参数计算方法的应用方法,其中于得到该个别化电容値和该个别化电阻値后,更包括利用该个别化电容値和该个别化电阻値,进行一第五实体合成步骤,以调整该积体电路设计之该已定位闸阶层网列。图式简单说明:第1图系绘示习知逻辑合成之流程图。第2图系绘示习知利用电路单元库导线负载模型对RTL码进行逻辑合成后,对应导线路径之电容値估算的错误比率之曲线图。第3图系绘示习知利用个别化导线负载模型对RTL码进行逻辑合成后,对应导线路径之电容値估算的错误比率之曲线图。第4图系绘示随制程技术的发展,于积体电路中电阻电容参数的重要性之示意图。第5图系绘示习知实体合成之流程图。第6图系绘示习知利用预设电阻电容单位値对RTL码进行实体合成后,对应导线路径之电容値估算的错误比率之曲线图。第7图系绘示习知半导体结构之各层间的相对位置示意图。第8图系绘示本发明之一实施例的RC参数的计算方法之流程图。第9图系绘示于积体电路设计流程中,应用本发明之一实施例对RTL码进行实体合成后,对应导线路径之电容値估算的错误比率之曲线图。 |
