| 主权项 |
1.一种资料处理器,其系一种在半导体晶片具备:可以实行命令的CPU、可以进行时脉信号的倍增以及分频动作,输出同步时脉信号之时脉脉冲产生器、以及其它的电路模组,具有待机模式、轻待机模式以及睡眠模式之资料处理器,其特征为:在前述睡眠模式中,停止对前述CPU同步时脉信号之供给,而且,供给同步时脉信号给其它的电路模组,在前述待机模式中,停止前述时脉脉冲产生器之前述倍增以及分频动作,而且,停止对前述CPU以及其它电路模组同步时脉信号之供给,在前述轻待机模式中,可以进行前述时脉脉冲产生器之前述倍增以及分频动作,而且,停止对前述CPU其它电路模组同步时脉信号之供给。2.如申请专利范围第1项记载之资料处理器,其中前述其他的电路模组至少具备模式控制电路,此模式控制电路具有控制寄存器,在藉由CPU之指定的命令实行时,回应控制寄存器的第1状态,设定前述睡眠模式,在藉由CPU之前述指定的命令实行时,回应控制寄存器的第2状态,设定前述轻待机模式,在藉由CPU之前述指定的命令实行时,回应控制寄存器之第3状态,设定前述待机模式。3.如申请专利范围第2项记载之资料处理器,其中前述模式控制电路回应中断要求,解除睡眠模式,转换为藉由CPU之可以实行命令状态。4.如申请专利范围第2项记载之资料处理器,其中前述模式控制电路回应外部中断要求,解除轻待机模式,转换为藉由CPU之可以实行命令状态。5.如申请专利范围第2项记载之资料处理器,其中前述模式控制电路回应外部中断要求,解除待机模式,转换为藉由CPU之可以实行命令状态。6.如申请专利范围第2项记载之资料处理器,其中前述模式控制电路回应前述其他的电路模组之一的计时器之至指定値的计数,由睡眠状态转换为轻待机模式。7.如申请专利范围第6项记载之资料处理器,其中回应在藉由前述计时器之至指定値的计数途中的DMA转送要求,抑制计数。8.如申请专利范围第2项记载之资料处理器,其中前述模式控制电路系藉由CPU的时脉输入电路之输入动作的抑制以控制前述睡眠模式之对前述CPU的同步时脉信号的供给停止。9.如申请专利范围第2项记载之资料处理器,其中藉由时脉脉冲产生器的时脉输出电路的输出动作的抑制以控制前述轻待机模式之对前述CPU以及其他的电路的同步时脉信号的供给停止。10.如申请专利范围第1项记载之资料处理器,其中前述时脉脉冲产生器系具有倍增时脉信号的频率之PLL电路与分频时脉信号之周期之分频器。11.如申请专利范围第2项记载之资料处理器,其中前述时脉脉冲产生器系具有倍增时脉信号的频率之PLL电路与分频时脉信号之周期之分频器。12.一种资料处理器,其系在半导体晶片具备:可以实行命令的CPU、可以进行时脉信号的倍增以及分频动作,输出同步时脉信号之时脉脉冲产生器、以及其它的电路模组,前述其他的电路模组至少具备控制第1模式以及第2模式的设定的模式控制电路之资料处理器,其特征为:在前述第1模式中,停止对前述CPU同步时脉信号之供给,而且,对其他的电路模组供给同步时脉信号,在前述第2模式中,可以进行前述时脉脉冲产生器的前述倍增以及分频动作,而且,停止对前述CPU以及其他电路模组同步时脉信号之供给,前述模式控制电路在设定第1模式后至经过指定时间,都没有对CPU等之动作的指示时,使第1动作模式转换为第2动作模式。13.如申请专利范围第12项记载之资料处理器,其中前述经过指定时间系藉由前述其他的电路模组之一的计时器之计数至指定値的动作而获得。14.如申请专利范围第13项记载之资料处理器,其中前述其他的电路模组之一进而具有DMAC,前述计时器在计数至指定値之途中,回应对于前述DMAC之DMA转送要求,初期化计数値。15.如申请专利范围第12至14项中任一项记载之资料处理器,其中前述模式控制电路具有控制寄存器,在藉由CPU之指定的命令实行时,回应控制寄存器的第1状态,设定前述第1模式,在藉由CPU之前述指定的命令实行时,回应控制寄存器的第2状态,设定前述第2模式。16.如申请专利范围第15项记载之资料处理器,其中前述模式控制电路回应中断要求,解除前述第1模式转换为藉由CPU之可以实行命令状态。17.如申请专利范围第15项记载之资料处理器,其中前述模式控制电路回应外部中断要求,解除前述第2模式,转换为藉由CPU之可以实行命令状态。18.如申请专利范围第12项记载之资料处理器,其中前述模式控制电路系藉由CPU之时脉输入电路的输入动作的抑制以控制前述睡眠模式之对前述CPU的同步时脉信号的供给停止。19.如申请专利范围第12项记载之资料处理器,其中前述模式控制电路系藉由时脉脉冲产生器的时脉输出电路的输出动作的抑制以控制前述轻待机模式之对前述CPU以及其他的电路的同步时脉信号的供给停止。20.如申请专利范围第15项记载之资料处理器,其中前述模式控制电路系藉由CPU之时脉输入电路的输入动作的抑制以控制睡眠模式之对前述CPU的同步时脉信号的供给停止。21.如申请专利范围第15项记载之资料处理器,其中前述模式控制电路系藉由时脉脉冲产生器的时脉输出电路的输出动作的抑制以控制前述轻待机模式之对前述CPU以及其他的电路的同步时脉信号的供给停止。22.如申请专利范围第12项记载之资料处理器,其中前述时脉脉冲产生器系具有倍增时脉信号的频率之PLL电路与分频时脉信号的周期之分频器。23.如申请专利范围第15项记载之资料处理器,其中前述时脉脉冲产生器系具有倍增时脉信号的频率之PLL电路与分频时脉信号的周期之分频器。24.一种资料处理系统,其特征为具备:如申请专利范围第12项记载之资料处理器;以及前述资料处理器的CPU可以存取之记忆体;以及对前述资料处理器要求中断之电路。25.如申请专利范围第24项记载之资料处理系统,其中系以电池电源为动作电源。26.一种资料处理系统,其特征为具备:如申请专利范围第13至15项中任一项所记载之资料处理器;以及前述资料处理器的CPU可以存取之记忆体;以及对前述资料处理器要求中断之电路。图式简单说明:图1系显示本发明之资料处理器的第1例之方块图。图2系显示时脉脉冲产生器之一例之方块图。图3系显示CPU2之时脉输入系统之方块图。图4系显示时脉控制电路之控制寄存器的设定値与低消费电力模式之关系的说明图。图5系显示程式实行状态与低消费电力模式之间的状态转换之说明图。图6系显示图1的资料处理器愈高速化藉由轻待机模式之低消费电力的效果愈大之例的时机图。图7系显示作为周边电路模式,内藏DMAC之资料处理器的方块图。图8系显示不采用由睡眠模式自动转换为轻待机模式之资料处理器的方块图。图9系适用图1之资料处理器之行动电话系统之方块图。图10系显示回应行动电话系统的动作状态而变化之资料处理器1的动作状态的转换过程之时机图。 |
