发明名称 高速可变长度码解码装置
摘要 解码顺序的可变长度码字的可变长度码解码装置,包括响应窗口控制信号产生第一窗口输出序列的第一桶形移位器;响应解码码字长度产生第二窗口输出序列的第二桶形移位器;将第二窗口输出序列锁存半个时钟周期并提供其作为解码输出序列的中继电路;响应可变长度码字的前缀码产生解码的码字长度及一前缀码长度的第一查寻表存储器;响应前缀码长度产生一码值的第三移位器;响应解码的码字长度及该码值产生固定长度字的第二查寻表存储器;及产生窗口控制信号的累加单元。
申请公布号 CN1115783C 申请公布日期 2003.07.23
申请号 CN96103500.5 申请日期 1996.03.18
申请人 大宇电子株式会社 发明人 孙永硕
分类号 H03M7/40 主分类号 H03M7/40
代理机构 永新专利商标代理有限公司 代理人 蹇炜
主权项 1、一种用于以半时钟速率解码自一输入缓冲器提供的顺序的可变长度码字的可变长度码解码装置,其中该输入缓冲器存储待被以两倍于该可变长度码字的最大长度的长度进行解码的输入位流,所述装置包括:第一及第二锁存器(101,102),用于存储输入缓冲器输入位流的连续固定长度段;第一桶形移位器(103),被连接至第一及第二锁存器以及输入缓存器,并具有一用于产生来自第一及第二锁存器和输入缓存器提供的连续固定长度段中的位的第一窗口输出序列的第一输出窗口,该第一窗口输出序列的位长度等于可变长度码字的最大长度且该第一输出窗口直接响应于一窗口控制信号被移过该连续固定长度段中的比特数;第二桶形移位器(104),被连接至第一桶形移位器并具有一用于产生来自包含在第一窗口输出序列及提供给其的先前解码输出序列中的位的第二窗口输出序列的第二输出窗口,该第二窗口输出序列的位长度等于可变长度码字的最大长度,所述第二输出窗口直接响应于码字长度被移位;中继装置(105),用于将第二窗口输出序列锁存半个时钟周期并产生锁存的第二窗口输出序列作为解码输出序列,包括:锁存器(106,107),用于分别在时钟(CLK)的上升沿和下降沿锁存入该第二窗口输出序列;多路器(108),用于将交替地响应时钟下降沿来自锁存器(106)及响应时钟上升沿来自锁存器(107)的第二窗口输出序列提供给第一查询表(201)及第二与第三桶形移位器(104,203);第一查询表(201),被耦合至中继装置并用于响应一前缀码产生一码字长度和一前缀码长度,该前缀码由起始于解码输出序列的第一位位置的可变长度码字的高阶P位组成,P的最大值为一小于该可变长度码字的最大长度的整数;第三桶形移位器(203),被连接至中继装置及第一查询表并具有一用于产生一来自解码输出序列中的位的第三窗口输出序列作为一码值的第三输出窗口,该第三窗口输出序列的位长度为一小于可变长度码字的最大长度的整数,所述第三输出窗口直接响应于前缀码长度被移位;第二查询表(202),被连接至第一查询表及第三桶形移位器并用于响应码字长度及码值产生一固定长度字;及累加装置(500),用于累加解码后的码字长度并产生窗口控制字,包括:连接到第一查询表的加法单元(300),用于将码字长度与先前累加的码字长度相加以产生表示累加的码字长度的窗口控制信号,包括:锁存器(301,302),用于在互不相同的时钟沿锁存来自第一查询表的码字长度; 运行在不同时钟沿的加法器(303,304); 分别连接到加法器(303,304)的多路器(305);锁存单元(400),用于当累加的码字长度大于两倍的可变长度码字的长度时产生一读信号以便从输入缓冲器中读取下一个固定长度段,包括:累加锁存器(401),用于在与锁存器(301)相同的时钟沿锁存来自多路器(305)的先前累加的码字长度;锁存器(402),用于在与锁存器(302)相同的时钟沿锁存来自多路器(305)的先前累加的码字长度;其中,加法器(303,304)将来自锁存器(301,302)的码字长度与来自锁存器(401,402)的先前累加的码字长度相加,并将得到的码字长度分别提供给多路器(305);多路器(305)输出相加的码字长度作为一个窗口控制信号并将其提供给第一桶形移位器(103)以控制滑动输出窗口的位置;以及响应该相加的码字长度,累加锁存器(401)产生一个读信号给所述的输入缓冲器。
地址 韩国汉城