发明名称 | 形成多级互连结构的方法 | ||
摘要 | 形成多级铜互连结构的方法包括以下步骤:利用光刻胶掩模腐蚀层间介质膜,形成暴露铜互连的开口;在低于150℃的衬底温度和不高于0.7W/cm<SUP>2</SUP>的RF功率条件下,利用等离子灰化去掉光刻胶掩模。该等离子灰化防止了在铜互连的表面上形成氧化铜膜,所以减小了通孔芯柱与铜互连间的接触电阻。 | ||
申请公布号 | CN1115725C | 申请公布日期 | 2003.07.23 |
申请号 | CN99106081.4 | 申请日期 | 1999.04.30 |
申请人 | 日本电气株式会社 | 发明人 | 松原义久 |
分类号 | H01L21/768;H01L21/28 | 主分类号 | H01L21/768 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
主权项 | 1.一种制造半导体器件的多级互连结构的方法,包括以下步骤:形成具有上部铜层并位于衬底上的第一级互连;在所说的第一级互连上形成第一层间介质膜;在所说的第一层间介质膜上形成光刻胶掩模,所说光刻胶掩模具有位于所说第一级互连的一部分上的开口;利用所说光刻胶掩模选择性腐蚀所说第一层间介质膜,形成暴露所说第一级互连的所说部分的通孔;在衬底温度低于160℃且RF功率小于或等于0.7瓦/cm2条件下,利用等离子体灰化,至少去掉所说光刻胶掩模的上部;以及形成通过所说通孔与所说第一级互连连接的第二级互连。 | ||
地址 | 日本东京 |