发明名称 半导体存储器件
摘要 一在SOI衬底上形成的CMOS SRAM单元,包含一触发器,其具有第一和第二NMOS晶体管和第一和第二PMOS晶体管,一传输门,以及一字线。
申请公布号 CN1114954C 申请公布日期 2003.07.16
申请号 CN98100095.9 申请日期 1998.02.04
申请人 日本电气株式会社 发明人 岩城宏明;熊谷浩一
分类号 H01L27/12 主分类号 H01L27/12
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏
主权项 1.一在SOI衬底上形成的CMOS SRAM单元,其包含有一触发器,该触发器具有第一和第二NMOS晶体管和第一和第二PMOS晶体管,一传输门,该传输门有第一和第二MOS晶体管,以及一字线部分,其特征在于,所述字线部分沿一个方向延伸;所述第一和第二NMOS晶体管和所述第一和第二PMOS晶体管的源和漏扩散层区沿所述方向布置,而所述晶体管的栅极则在其沟道区内沿垂直于所述方向的方向布置;所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极电连接;所述第二NMOS晶体管的栅极与所述第二PMOS晶体管的栅极电连接;在沟道区的所述第一NMOS晶体管栅极与沟道区的所述第一PMOS晶体管栅极之间的区域、所述第一NMOS晶体管的漏扩散层区、所述第一PMOS晶体管的漏扩散层区以及所述第一MOS晶体管的漏和源扩散层区布置为彼此相邻并通过一个扩散层互连彼此电连接;在沟道区的所述第二NMOS晶体管栅极与沟道区的所述第二PMOS晶体管栅极之间的区域、所述第二NMOS晶体管的漏扩散层区、所述第二PMOS晶体管的漏扩散层区以及所述第二MOS晶体管的漏和源扩散层区布置为彼此相邻并通过一个扩散层互连彼此电连接。
地址 日本东京