| 主权项 |
1.一种半导体记忆体,包括:一铁电电容器,该铁电电容器形成于一半导体基板上,并且包括一铁电膜、一形成于该铁电膜上之第一电极以及一形成于该铁电膜下方之第二电极;资料写入单元,用以引发一第一状态,其中该铁电膜具有从该第一电极到该第二电极之方向的偏极化,或从该第二电极到该第一电极之方向的偏极化,并且具有一实质上饱和偏极化値;或者,引发一第二状态,其中该铁电膜具有和该第一状态偏极化方向同方向的偏极化,并且具有一实质上零偏极化値,藉此将一对应于该第一状态或该第二状态的资料写入该铁电电容器中;以及资料读取单元,用以读取一储存于该铁电电容器中的资料,其方式是侦测该铁电电容器是否处于该一第一状态或该第二状态。2.如申请专利范围第1项之半导体记忆体,其中该资料写入装置引发该铁电电容器的该第一状态或该第二状态,其方式是在一连接至该第一电极的第一信号线与一连接至该第二电极的第二信号线之间供应一电压。3.如申请专利范围第1项之半导体记忆体,其中该资料读取装置包括产生电压装置,其位于该第一电极与该第二电极之间,用以在该铁电膜中感应一与该铁电膜偏极化方向同方向的电场。4.如申请专利范围第1项之半导体记忆体,其中该资料读取装置包括一负载电容器,其串联连接至该铁电电容器;以及供应读取电压装置,用以将一读取电压供应至由该铁电电容器与该负载电容器所组成的串联电路两端,并且侦测该铁电电容器是否处于该一第一状态或该第二状态,其方式是侦测该负载电容器中的感应电压,该电压系依据该铁电电容器电容器与该负载电容器电容量之间的比率划分该读取电压所产生的电压。5.如申请专利范围第1项之半导体记忆体,其中该资料读取装置包括一场效电晶体,其形成于该半导体基板上并且其闸电极连接至该第二电极;以及包括供应读取电压装置,用以将在该第一电极与该半导体基板或该场效电晶体源电极之间供应一读取电压,并且侦测该铁电电容器是否处于该一第一状态或该第二状态,其方式是侦测因该闸电极中感应之电压而导致该场效电晶体通道导电的变化,该电压系依据该铁电电容器电容量与该场效电晶体闸极电容量之间的比率划分该读取电压所产生的电压。6.如申请专利范围第1项之半导体记忆体,其中该资料读取装置包括一位元线,其连接至该第二电极;以及供应读取电压装置,用以在该第一电极与该位元线之间供应一读取电压,并且侦测该铁电电容器是否处于该一第一状态或该第二状态,其方式是侦测该位元线中的感应电压,该电压系依据该铁电电容器电容量与该位元线电容量之间的比率划分该读取电压所产生的电压。7.一种半导体记忆体,包括:一复数个连续连接之记忆单元形成的记忆单元组,每个记忆单元均包括:一铁电电容器,该铁电电容器具有一铁电膜、一形成于该铁电膜上之第一电极和一形成于该铁电膜下方之第二电极;以及一记忆单元选择电晶体,其串联连接该铁电电容器;资料写入装置,用以引发一第一状态,其中该记忆单元选择电晶体选自该等复数个铁电电容器之该所选铁电电容器的铁电膜,具有从该第一电极到该第二电极之方向的偏极化,或从该第二电极往该第一电极之方向的偏极化,并且具有一实质上饱和偏极化値,或者,引发一第二状态,其中该铁电膜具有和该第一状态偏极化方向同方向的偏极化,并且具有一实质上零偏极化値,其方式是在一连接一该记忆单元组内含之两个通用节点之第一通用节点的控制线与该等两个通用节点之第二通用节点间供应一写入电压,藉此将一对应于该第一状态或该第二状态的资料写入该所选铁电电容器中;以及资料读取单元,其包括一负载电容器,其连接至该第一通用节点;以及供应读取电压装置,用以在该第二通用节点与该负载电容器之间供应一读取电压,用以侦测该记忆单元选择电晶体选自该等复数个铁电电容器之该所选铁电电容器,是否处于该一第一状态或该第二状态,其方式是侦测该负载电容器中的感应电压,该电压系依据该所选铁电电容器电容量与该负载电容器电容量之间的比率划分该读取电压所产生的电压,读取一储存于该所选铁电电容器中的资料。8.一种用以驱动一半导体记忆体之方法,包括下列步骤:将一资料写入至一铁电电容器中,该铁电电容器形成于一半导体基板上,并且包括一铁电膜、一形成于该铁电膜上之第一电极以及一形成于该铁电膜下方之第二电极;以及读取一储存于该铁电电容器中的资料,其中写入一资料的步骤包括引发一第一状态的子步骤,其中该铁电膜具有从该第一电极到该第二电极之方向的偏极化,或从该第二电极到该第一电极之方向的偏极化,并且具有一实质上饱和偏极化値;或者,引发一第二状态的子步骤,其中该铁电膜具有和该第一状态偏极化方向同方向的偏极化,并且具有一实质上零偏极化値,藉此将一对应于该第一状态或该第二状态的资料写入该铁电电容器中,以及该读取一资料的步骤包括侦测该铁电电容器是否处于该一第一状态或该第二状态的子步骤,藉此读取一储存于该铁电电容器中的资料。9.如申请专利范围第8项之用以驱动一半导体记忆体之方法,其中写入一资料的步骤包括引发该铁电电容器的该第一状态或该第二状态的子步骤,其方式是在一连接至该第一电极的第一信号线与一连接至该第二电极的第二信号线之间供应一电压。10.如申请专利范围第9项之用以驱动一半导体记忆体之方法,其中读取一资料之步骤包括读取一储存于该铁电电容器中之资料的子步骤,其方式是藉由断开该第二电极与该第二信号线的连接,而将该第二信号线的电位设定为一接地电位,并且使该第二电极处于一浮动状态之后,侦测该铁电电容器是否处于该一第一状态或该第二状态。11.如申请专利范围第8项之用以驱动一半导体记忆体之方法,其中读取一资料之步骤包括该第一电极与该第二电极之间产生一电压的子步骤,用以在该铁电膜中感应一与该铁电膜偏极化方向同方向的电场。12.如申请专利范围第8项之用以驱动一半导体记忆体之方法,其中读取一资料之步骤包括将一读取电压供应至由该铁电电容器与一串联连接至该铁电电容器之负载电容器所组成的串联电路的两端,并且侦测该负载电容器中的感应电压,该电压系依据该铁电电容器电容器与该负载电容器电容量之间的比率划分该读取电压所产生的电压,藉此侦测该铁电电容器是否处于该一第一状态或该第二状态。13.如申请专利范围第12项之用以驱动一半导体记忆体之方法,该方法进一步包括,至少在该铁电电容器处于该第二状态的情况下,在移除于读取一资料之步骤中供应至该第一电极的该读取电压之后,将该第二电极设定为一接地电位的步骤。14.如申请专利范围第8项之用以驱动一半导体记忆体之方法,其中读取一资料之步骤包括在该第一电极与该半导体基板或一场效电晶体源电极之间供应一读取电压的子步骤,其中该场效电晶体系形成于该半导体基板上并且其闸电极连接至该第二电极,并且侦测因该闸电极中感应之电压而导致该场效电晶体通道导电的变化,该电压系依据该铁电电容器电容量与该场效电晶体闸极电容量之间的比率划分该读取电压所产生的电压,藉此侦测该铁电电容器是否处于该一第一状态或该第二状态。15.如申请专利范围第14项之用以驱动一半导体记忆体之方法,该方法进一步包括,至少在该铁电电容器处于该第二状态的情况下,在移除于读取一资料之步骤中供应至该第一电极的该读取电压之后,将该第二电极设定为一接地电位的步骤。16.如申请专利范围第8项之用以驱动一半导体记忆体之方法,其中读取一资料之步骤包括在该第一电极与一连接至该第二电极之位元线之间供应一读取电压,并且侦测该位元线中的感应电压,该电压系依据该铁电电容器电容量与该位元线电容量之间的比率划分该读取电压所产生的电压,藉此侦测该铁电电容器是否处于该一第一状态或该第二状态。17.如申请专利范围第16项之用以驱动一半导体记忆体之方法,该方法进一步包括,至少在该铁电电容器处于该第二状态的情况下,在移除于读取一资料之步骤中供应至该第一电极的该读取电压之后,将该第二电极设定为一接地电位的步骤。18.一种用以驱动一半导体记忆体之方法,包括下列步骤:在一复数个连续连接之记忆单元所形成的记忆单元组中,将一资料写入至由该记忆单元选择电晶体选自该等复数个铁电电容器的一所选铁电电容器中(每个记忆单元均包括:一铁电电容器,该铁电电容器具有一铁电膜、一形成于该铁电膜上之第一电极和一形成于该铁电膜下方之第二电极;以及一记忆单元选择电晶体,其串联连接该铁电电容器):以及读取一储存于该记忆单元选择电晶体选自该等复数个铁电电容器之该所选铁电电容器中的资料,其中写入一资料之步骤包括,在一连接一该记忆单元组内含之两个通用节点之第一通用节点的控制线与该等两个通用节点之第二通用节点间供应一写入电压的子步骤,并且引发一第一状态,其中该记忆单元选择电晶体选自该等复数个铁电电容器之该所选铁电电容器的铁电膜具有从该第一电极到该第二电极之方向的偏极化,或从该第二电极到该第一电极之方向的偏极化,并且具有一实质上饱和偏极化値,或者,引发一第二状态,其中该铁电膜具有和该第一状态偏极化方向同方向的偏极化,并且具有一实质上零偏极化値,藉此将一对应于该第一状态或该第二状态的资料写入该所选铁电电容器中,以及读取一资料之步骤包括在该第二通用节点与一连接至该第一通用节点之负载电容器之间供应一读取电压的子步骤,并且侦测该所选铁电电容器是否处于该一第一状态或该第二状态,其方式是侦测该负载电容器中的感应电压,该电压系依据该所选铁电电容器电容量与该负载电容器电容量之间的比率划分该读取电压所产生的电压,藉此读取一储存于该所选铁电电容器中的资料。图式简单说明:图1显示根据本发明具体实施例1之半导体记忆体的断面图;图2显示在将资料「1」或资料「0」写入至具体实施例l之半导体记忆体的过程中,第一电极与铁电膜偏极化之间关系的图式;图3显示在从具体实施例1之半导体记忆体读取资料「1」或资料「0」的过程中,浮动闸电极与铁电膜偏极化之间关系的图式;图4显示具体实施例1之半导体记忆体的同等电路图;图5显示读取次数与将脉冲形式读取电压供应至具体实施例1之半导体记忆体所获得之输出之间关系的图式;图6显示根据具体实施例2之半导体记忆体组态的电路图;图7显示根据具体实施例2修改版之半导体记忆体组态的电路图;图8显示传统半导体记忆体的断面图;图9A、9B和9C显示传统半导体记忆体中闸电极与矽基板之间能带的图式;以及图10显示在将资料「1」或资料「0」写入至传统半导体记忆体的过程中,闸电极与铁电膜偏极化之间关系的图式。 |
