| 主权项 |
1.一种具浮动闸间壁之非挥发性记忆体制程方法,其系包括步骤:形成一第一材质层,做为浮动闸之一部份;于该第一层上方形成一层L1,并露出该层L1之一侧壁;以及于该层L1之侧壁形成一间壁,与该第一材质层呈物理接触,该间壁做为该浮动闸之另一部份。2.如申请专利范围第1项所述之方法,其中于形成该间壁之前,更包括下列步骤:于该层L1上方形成一绝缘层;以一终止于该层L1之制程磨除该绝缘层;以及蚀刻该绝缘层,以露出该层L1之侧壁。3.如申请专利范围第2项所述之方法,其中蚀刻该绝缘层会露出该第一材质层之一侧壁。4.如申请专利范围第3项所述之方法,其中该间壁与该第一材质层之侧壁呈物理接触。5.如申请专利范围第1项所述之方法,更包括于该第一材质层及该间壁上方形成一绝缘层,并于该绝缘层上方形成一控制闸,该绝缘层隔离该控制闸与该浮动闸,其中该浮动闸系形成于一半导体基板上方,并与该半导体基板隔离。6.一种积体电路包含:一浮动闸,其包含有一第一平坦部份以及与该第一部份呈物理接触之一第二部份,该第二部份比该第一部份突出;一绝缘层,其围住该浮动闸的所有侧边;以及一控制闸,其位于该浮动闸上方,该绝缘层隔离该控制闸与该浮动闸。7.如申请专利范围第6项所述之积体电路,更包括与该浮动闸隔离之一半导体基板。8.一种具浮动闸间壁之非挥发性记忆体制程方法,其系包括步骤:于一半导体基板上方形成一第一绝缘层;于该第一绝缘层上方形成一第一导电层;于该第一导电层上方形成一层L1;于该层L1上方形成一第二层,并蚀刻该第二层,以于该层L1之侧壁上方提供一导电间壁,该导电间壁系与该第一导电层呈物理接触;以及于该第一层和第二层上方形成一第三层,该第三层系与该第一导电层和第二导电层隔离。9.如申请专利范围第8项所述之方法,于形成该第二导电层之前更包括于该第一导电层上方形成一第二绝缘层,并蚀刻该第二绝缘层,以露出该第一导电层之部分侧壁;其中该间壁与该第一导电层之侧壁呈物理接触。图式简单说明:第一图至第三图系为习知半导体记忆体之剖面示意图;第四图至第十一图系为根据本发明实施例的半导体记忆体结构之剖面示意图;以及第十二图系为根据本发明实施例的半导体记忆体结构之上视图。 |
