| 主权项 |
1.一种用于形成临场晶圆级聚合物凸块格栅阵列之方法,此方法包括有:提供具有各IC装置区域10的一半导体晶圆5,该等IC装置区域10具有已曝露的各接合脚位20和晶圆隔层73,而且会在各接合脚位20和该晶圆隔层73上涂覆一或更多的金属膜沈积物;对此一或更多的金属膜沈积物(其系延伸于各已曝露的接合脚位20和该晶圆隔层73上)形成图案以在接合脚位20上的所需的位置中形成各金属膜部份来做为接合脚位涂覆冶金70;使该半导体晶圆5被涂覆有一第一聚合物层36,其系受到处理以在每个IC装置区域10的表面上的所需的位置中形成具有各凸块顶端接点触点的突起凸块25:移除该第一聚合物层36的各区域以曝露出下面的接合脚位覆盖冶金70的一中央部份;处理该第一聚合物层36以清洁且准备该下面的接合脚位覆盖冶金70的已曝露的中央部份来黏着至后续地所涂覆的各金属层;处理该第一聚合物层36以用于高的导体黏着;把一金属涂层涂覆至该半导体晶圆5上以至少覆盖住所有的已曝露的脚位冶金区域和该第一聚合物层的所有的已曝露的区域;使该金属涂层加厚而且在其上形成一内连接电路78;在该金属涂层的已选择的区域上形成一第二聚合物层75;以及在该金属涂层的已曝露的区域上沈积一阻隔层42和一氧化保护层45。2.如申请专利范围第1项之方法,其中使该半导体晶圆5被涂覆有一第一聚合物层36的步骤包括有使形成在各IC装置区域10之间的各区域30中的该聚合物层变得较薄。3.如申请专利范围第1项之方法,其中藉由雷射切除,微影成像,反应式离子蚀刻,或电浆蚀刻来移除该第一聚合物层36。4.如申请专利范围第1项之方法,其中更进一步包括有藉由化学微蚀刻或电浆微蚀刻以把该接合脚位覆盖冶金70粗糙化。5.如申请专利范围第1项之方法,其中使该半导体晶圆5的表面被涂覆有金属包括有溅镀,化气气相沈积,无电解电镀或其结合之方法。6.如申请专利范围第1项之方法,其中把该金属涂层加厚的步骤包括有藉由电解电镀之制程。7.如申请专利范围第1项之方法,其中涂覆该第二聚合物层75的步骤并不包括有覆盖住各凸块顶端接触点,在各IC装置区域10之间的切割路径街道30,以及所需的接合脚位20。8.如申请专利范围第1项之方法,其中形成该第二聚合物层75的步骤包括有旋转涂布,喷雾,分配或膜层法之一。9.如申请专利范围第8项之方法,其中更进一步包括有藉由乾式制程或湿式制程以从所需的位置中移除该第二聚合物层75。10.如申请专利范围第1项之方法,其中金属电镀的步骤包括有透过一金属遮罩来溅镀。11.如申请专利范围第1项之方法,其中该金属包括有铜。12.如申请专利范围第1项之方法,其中该脚位覆盖冶金70是藉由沈积无电解的Ni以只覆盖住各接合脚位20和周围的隔层区域而且把一Au层沈积在该Ni表面上。13.一种在具有各IC装置区域10的一半导体晶圆5上形成一临场晶圆级聚合物凸块格栅阵列之方法,其中该等IC装置区域10具有已形成图案的脚位覆盖冶金区域70,已曝露的接合脚位以及晶圆隔层73,该方法包括有:把一或更多的金属膜沈积物涂覆在该等已曝露的接合脚位20和该晶圆隔层73(其系偏布在该半导体晶圆5上)上,以在该等已曝露的接合脚位上的所需的各位置中形成金属膜部份以做为接合脚位覆盖冶金70;把该半导体晶圆放置在一工具盘50中,该工具盘50会提供一围绕着该半导体晶圆5的一环形区域51,其中该环形区域51的一表面52实质上是与该半导体晶圆5的该表面共平面;把一聚合物层36涂覆在该半导体晶圆5和该工具盘环形区域51的表面之所需的部份上,该聚合物层36是受到处理以在所需的各位置(其系偏布在每个IC装置区域10的表面上)上形成突起的凸块25;移除该第一聚合物层36的各区域以曝露出下面的接合脚位覆盖冶金70的中央部份;处理该半导体晶圆5以清洁且准备该下面的接合脚位覆盖冶金70的已曝露的中央部份以用于黏着至后续地所涂覆的各金属层;处理该第一聚合物层36以用于高的导体黏着;把一金属层涂覆在该半导体晶圆5和该周围的工具盘表面的环形区域51上,该周围的工具盘表面会至少覆盖住所有已曝露的各接合脚位覆盖冶金区域和该第一聚合物层36的所有已曝露的各区域;使该半导体晶圆5被涂覆有一或更多的金属膜;把该金属涂层加厚而且在其上形成一内连接电路78;在该金属涂层的所选择的各区域上和该第一聚合物层36的选择的各区域上形成一第二聚合物层75;以及在该金属涂层的已曝露的各区域上沈积一阻隔层42和一氧化保护层45,而且形成围绕着该半导体晶圆5的一电路图案,该半导体晶圆5是与在该金属涂层(其系遍布在该主动的晶圆表面和该工具盘50的环形区域51上)中的所需的各电路元件相接触。14.如申请专利范围第13项之方法,其中使该半导体晶圆5被涂覆有一第一聚合物层36的步骤,包括有把在各IC装置区域10之间的各区域中的该聚合物涂层形成较薄一些。15.如申请专利范围第13项之方法,其中藉由雷射削磨,微影成像,反应式离子蚀刻,或电浆蚀刻以把第一聚合物层36从在各IC装置区域之间的该接合脚位覆盖冶金上和各区域中所选择的各区域中移除。16.如申请专利范围第13项之方法,其中更进一步地包括有藉由化学微蚀刻或电浆微蚀刻之一以把该第二面金属膜沈积物粗糙化。17.如申请专利范围第13项之方法,其中使该半导体晶圆5被涂覆有金属的步骤包括有溅镀,化学气相沈积或形电解电解,或其结合。18.如申请专利范围第13项之方法,其中把该金属涂层加厚的步骤包括有藉由电解电镀之制程。19.如申请专利范围第13项之方法,其中涂覆该第二聚合物层75的步骤并不包括有覆盖住各凸块顶端接触点和在各IC装置区域10之间的各切割路径街道30。20.如申请专利范围第13项之方法,其中形成该第二聚合物层75的步骤包括有旋转涂布,喷雾,分配或膜层法。21.如申请专利范围第20项之方法,其中更进一步包括有藉由乾式制程或湿式制程以从所需的各位置中移除该第一聚合物层36。22.如申请专利范围第13项之方法,其中金属电镀的步骤包括有透过一金属遮罩来溅镀。23.如申请专利范围第13项之方法,其中该金属包括有铜。24.如申请专利范围第13项之方法,其中该接合脚位覆盖冶金70是藉由把无电解Ni沈积以只覆盖住各接合脚位20和该周围隔层区域,而且在该Ni表面上沈积一Au层而被形成。25.一种临场晶圆级聚合物凸块格栅阵列之构造,其系直接地形成在其上具有个别的IC装置区域10和各连接接合脚位20的半导体晶圆5上,该聚合物凸块格栅阵列结构包括有:在所需的位置中的突起的凸块25,其系被形成且遍布在每个IC装置区域10的表面上;已曝露的各接合脚位覆盖冶金中央部份;一或更多的金属膜沈积物,其系覆盖住和连接各接合脚位和突起的凸块25;一金属层,其系覆盖住该半导体晶圆5,该半导体晶圆5是受到处理以把所需的脚位覆盖冶金中央部份连接至各凸块以形成所需的内连接电路78;以及一聚合物层,其系覆盖住该整个电路区域的所需的各区域,使得一阻隔层42和一金属的氧化保护层45会覆盖住在整个半导体晶圆5上延伸的已曝露的各金属特征和该格栅阵列,而且该已金属化的各凸块是被设置在每个IC装置区域10上。26.如申请专利范围第25项之构造,其中在该金属层中包括有铜。27.一种临场晶圆级聚合物凸块格栅阵列之构造,其系包括有:一半导体晶圆5,其系具有个别IC装置区域10和已形成图案的各脚位覆盖冶金区域70,而且系被涂覆有一第一聚合物层36,该聚合物层36是受到处理以在所需的各位置(其系遍布在每个IC装置区域10的表面上)中形成突起的各凸25;已曝露的接合脚位冶金中央部份;一金属层,其系覆盖住该半导体晶圆5,该半导体晶圆是受到处理以把所需的脚位覆盖冶金中央部份70连接至各凸块25以形成所需的内连接电路78:以及一第二聚合物层75,其系覆盖住该整个内连接电路区域,使得一阻隔层42和一金属的氧化保护层45会覆盖住在整个半导体晶圆5上延伸的已曝露的各金属特征和该格栅阵列,而且该已金属化的各凸块121是被设置在每个IC装置区域10上,涂覆在围绕着该半导体晶圆5的该环形区域51的表面上的该膜材料中的电路图案是与涂覆在该半导体晶圆5的表面上的材料中的所需的各电路元件相接触,而且该内连接电路区域会延伸远至该半导体晶圆5的边缘。28.如申请专利范围第27项之构造,其中在该金属层中包括有铜。图式简单说明:第1图系根据本发明的一标准观念而显示出半导体晶圆的一区域,其中各装置皆具有一周围阵列的输入/输出接合脚位;第2A图系根据本发明的一标准观念而显示出一半导体晶圆的一主动装置表面;第2B图系根据本发明的一标准观念而显示出在一涂覆有聚合物的半导体晶圆的各部份上的凸块场地之详细平面图;第3图系根据本发明的一标准观念而显示出在聚合物涂覆和形成PSGA凸块之后的半导体晶圆的详细平面图;第4A图系根据本发明的一标准观念而显示出在把金属导体金属化且对金属导体形成图案之后以把各PCM脚位连接至所需的凸块之后的详细平面图;第4B图系根据本发明的一标准观念而显示出一导体金属化图案之详细平面图,其中该导体金属化图案在一个别的IC区域上会把PCM脚位和凸块连接在一起;第5图系根据本发明的一标准观念而显示出在临场形成聚合物涂层和形成聚合物凸块而且金属化制程之后的接合脚位一凸块区域之详细平面图;以及第6A图和第6B图系根据本发明的另一标准观念而显示出一临场聚合块格栅阵列的详细平面图。 |
