| 发明名称 | 半导体存储器及其制造方法 | ||
| 摘要 | 一种半导体集成电路器件，该器件包括半导体衬底(1)；形成于半导体衬底(1)上的多个扩散层(5)；形成于半导体衬底(1)上的多个栅极(9)，且栅极(9)与扩散层(5)相交，以限定由栅极(9)和扩散层(5)包围的区域(8a)；覆盖半导体衬底(1)的绝缘膜(12)，其特征在于，将各区域(8a)形成为凹槽(8b)，并用绝缘膜(12)填充凹槽(8b)。该半导体集成电路器件可防止因器件尺寸减小所引起的扩散层之间的漏电流，并能够相对于扩散层和栅极以自对准方式形成凹槽。 | ||
| 申请公布号 | CN1113415C | 申请公布日期 | 2003.07.02 |
| 申请号 | CN99103486.4 | 申请日期 | 1999.03.31 |
| 申请人 | 日本电气株式会社 | 发明人 | 小槻一贵 |
| 分类号 | H01L27/10;H01L21/76 | 主分类号 | H01L27/10 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
| 主权项 | 1.半导体集成电路器件，包括：半导体衬底(1)；形成于所述半导体衬底(1)上的多个扩散层(5)；形成于所述半导体衬底(1)上的多个栅极(9)，且所述栅极(9)与所述扩散层(5)相交，以限定被所述栅极(9)和所述扩散层(5)包围的区域(8a)；覆盖所述半导体衬底(1)的绝缘膜(12)，其特征在于，各所述区域(8a)形成有凹槽(8b)，并用所述绝缘膜(12)填充所述凹槽(8b)。 | ||
| 地址 | 日本东京 | ||