| 主权项 |
1.一种由双MONOS单元构成的一非挥发性记忆体之清除方法,系包括有:a.将在一通道区域的第一侧上的一第一传导区偏压成为一第一正电压;b.将在一通道区域的第二侧上的一第二传导区偏压成为一第二正电压;c.将一第一传导闸极偏压成为一第一负电压;d.将一第二传导闸极偏压成为该第一负电压;e.将一耦合到一已选取字线的第三传导闸极偏压成为0伏特或一第二负电压;f.将该耦合到一未选取字线的第三传导闸极偏压成为一第四正电压;及g.在一绝缘体中建立一电场,该绝缘体位于耦合到该已选取字线之记忆单元对该第一导电闸极下。2.如申请专利范围第1项所述之方法,其中所建立的该电场强度足以从该绝缘体内将捕获的电子射出到该通道区内。3.如申请专利范围第1项所述之方法,其中所建立的该电场强度足以从该通道区的接合边缘将捕获的电子注入该绝缘体内。4.如申请专利范围第1项所述之方法,其中该第一导电区域耦合至已选取单元的一位元线。5.如申请专利范围第1项所述之方法,其中该第二导电区域耦合至相邻单元的一位元线。6.如申请专利范围第1项所述之方法,其中该第一传导闸极及第二传导闸极系为控制闸极。7.如申请专利范围第1项所述之方法,其中该第三传导闸极位于该第一传导闸极与第二传导闸极之间,且隔离该第一传导闸极与第二传导闸极,且系为一字闸极。8.如申请专利范围第1项所述之方法,其中将该耦合到该已选取字线的第三传导闸极偏压成为一负电压,会加速电洞从该记忆体单元的通道区接合边缘注入到在该第二传导闸极下的绝缘体。9.如申请专利范围第1项所述之方法,其中将该耦合到该未选取字线的第三传导闸极偏压成为一正电压,会抑制电洞从该记忆体单元的通道区接合边缘注入到在该第二传导闸极下的绝缘体。10.如申请专利范围第1项所述之方法,其中将该耦合到该已选取字线的第三传导闸极偏压成为一正电压,会藉由消耗在该第一传导闸极下的电洞而降低清除速度。11.如申请专利范围第1项所述之方法,其中将该已选取字线偏压成为一负电压及将该未选取字线偏压成为一正偏压,可提供一个要成为该已选取字线的清除区块尺寸。12.一种由双MONOS单元构成的一非挥发性记忆体单一单元清除之方法,包括下列步骤:a.将一要清除的已选取单元的位元线偏压成为一第一正电压;b.将该要清除的已选取单元的一控制闸极偏压成为一第一负电压;c.将一个耦合到一已选取字线的字闸极偏压成为一第二负电压;d.将该耦合到未选取字线之字闸极偏压成为一第四正电压;及e.在一绝缘体中建立一电场,该绝缘体位于该记忆单元的该第一导电闸极下。13.如申请专利范围第12项所述之方法,其中该要被抑制的单元的该位元线偏压完成为一第二正电压。14.如申请专利范围第12项所述之方法,其中所建立的该电场强度足以从该绝缘体内将捕获的电子射出到该已选择单元的一通道区内。15.如申请专利范围第12项所述之方法,其中所建立的该电场强度足以从该通道区域的一接合边缘将捕获的电子注入该已选取单元的一通道区内。16.如申请专利范围第12项所述之方法,其中该字闸极位于该已选取单元的一控制闸极及一邻近未选取单元的该控制闸极之间,且隔离该已选取单元的一控制闸极及一邻近未选取单元的该控制闸极。17.如申请专利范围第12项所述之方法,其中将该未选取字线偏压成为该第四正电压,系提供耦合到该未选取字线的单元的一个清除抑制。18.如申请专利范围第12项所述之方法,其中将耦合到该已选取字线的一未选取单元的该闸控制闸极偏压成为该第三正电压,系提供耦合到该选取字线的该未选取单元的一个清除抑制。19.一种在一已选取单元的程式化期间改良未选取单元的程式干扰之方法,系包括有:a.在一已选取单元内选取一个左侧或右侧以程式化;b.将一已选取位元线偏压成为一第一正电压;c.将一个靠近该已选取字元线的近端相邻字元线偏压成为0伏特;d.将一个靠近该已选取字元线的远端相邻字元线偏压成为一第二正电压;e.将一已选取字线偏压成为一第三正电压;f.将一未选取字线偏压成为一负电压;g.建立一个未选取单元的负闸极及源极电压。20.如申请专利范围第19项所述之方法,其中偏压该已选取字线,系高于字闸极临界电压,以控制程式化电流。21.如申请专利范围第19项所述之方法,其中将该未选取字线偏压成为一负电压,系藉由延长一个发生程式干扰的所需时间而提供改良程式干扰。22.如申请专利范围第19项所述之方法,其中将该已选取字线偏压成为该第三正电压,且该远端相邻字元线的该第二正电压建立一个负闸极到源极电压,系保护该单元的未选取区以免于受到程式干扰。23.如申请专利范围第19项所述之方法,其中在该未选取单元内建立一个负闸极到源极电压,会造成一个程式干扰的改良。24.一种藉以由双MONOS记忆体单元构成的一非挥发性记忆体的字线清除装置,包括有:a.一种藉以选取要清除的双MONOS记忆体单元之装置;b.一种藉以抑制清除未选取双MONOS记忆体单元之装置;c.一种藉以在已选取双MONOS记忆体单元的一控制闸极下建立一个足以从一绝缘体将捕获的电子射出到一通道区的电场之装置;及d.一种在藉以在已选取双MONOS记忆体单元的该控制闸极下建立一个足以从一通道区接合边缘将电洞注入到一个在控制闸极下的陷阱区之装置。25.如申请专利范围第24项所述之字线清除装置,其中该电场强度足以执行Fowler-Nordheim穿隧(福勒-诺得汉隧穿)将电子从绝缘体射出。26.如申请专利范围第24项所述之字线清除装置,其中该电场强度足以将电洞注入该陷阱区中。27.一种藉以由双MONOS构成的一挥发性记忆体之单一单元清除装置,包括有:a.一种藉以选取一个单一要清除的双MONOS记忆体单元之装置;b.一种藉以抑制清除未选取双MONOS记忆体单元之装置;c.一种藉以在已选取单一双MONOS记忆体单元的一控制闸极下建立一个足以从一绝缘体将捕获的电子射出到一通道区的电场之装置;及d.一种在藉以在该单一双MONOS记忆体单元的该控制闸极下建立一个足以电洞注入到在控制闸极下的该绝缘体中之装置。28.如申请专利范围第27项所述之该单一单元清除装置,其中该藉以抑制清除该双MONOS记忆体单元的装置,系藉由使用一正控制闸极施加于耦合到一已选取字线的单元上而完成。29.如申请专利范围第27项所述之该单一单元清除装置,其中该单一双MONOS记忆体单元包阔有二个记忆体存储区,该记忆体存储区包含有位于每个控制闸极下的氮化物区。30.一种藉以一非挥发性双MONOS记忆体单元之程式干扰改良装置,系包括有:a.一种藉以选取一要程式化的双MONOS记忆体单元之装置;b.一种藉以偏压要程式抑制的未选取双MONOS记忆体单元之装置;及c.一种藉以在一控制闸极下的一绝缘体中靠近一存储区的一通道区中建立一个足以从该存储区将电子排斥掉。31.如申请专利范围第30项所述之程式干扰改良装置,其中该藉以在通道区中建立一个足以从该存储区将电子排斥掉之装置,会增加一个产生程式干扰的一个所需时间量,且改良短程式操作的程式干扰。32.如申请专利范围第30项所述之程式干扰改良装置,其中该藉以在通道区中建立一个足以从该存储区将电子排斥掉之装置,系为一个将一负电压施加于未选取字线上之结果。图式简单说明:第1图系为习用技艺双MONOS单元结构之示意图。第2a图系显示习用技艺之偏压状态,系由于在位元扩散边缘的带间隧道的一电洞注入清除。第2b图系显示习用技艺之偏压状态,系藉由施以相同位元电压到基板上的福勒-诺得汉(Fowler-Nordheimtunneling,FN)隧穿清除。第3a图系显示藉由本发明的电洞注入而量测在清除特性的字线闸极电位效应之偏压状态图。第3b图系显示本发明多种字通道状态的右控制闸极上的一MONOS临限电压。第4a图系显示本发明在字线清除时的阵列电压状态之示意图。第4b图系显示本发明在单对单元清除时的阵列电压状态之示意图。第4c图系显示本发明对较佳耐久性FN相似区块清除单时的阵列电压状态之示意图。第5a图系显示本发明的未选取字线电压状态之示意图,以减少程式干扰。第5b图系显示实验资料图,系显示由未选取字线的负偏压的程式干扰改善。 |
